專利名稱:一種信號測量設備、系統及方法
技術領域：
本發明涉及通信領域，尤其涉及一種信號測量設備、系統及方法。
背景技術：
目前，隨著高速串行鏈路技術不斷發展，為了克服數據傳輸速率與傳輸通道帶寬之間的矛盾以及通道損耗對信號的劣化作用，一種可行的方法是在串行器/解串器(Serializer/Deserializer，SERDES)等信息收發芯片內部采用了相應的信號處理技術，主要包括有在數據傳輸發送端上的信號預加重技術、在數據傳輸接收端上的信號均衡技術等。
通常，信號預加重技術一般是考慮到通道的低通特性，采用預加重電路，人為地提升發送端信號的高頻分量，同樣，對應的在接收端可采取相似的處理來提高信號的高頻分量，而一般較成熟的信號均衡技術包括有線性前饋均衡器(Linear Feed-forward Equalizer，LFE)、判決反饋均衡器(Decision Feed-backEqualizer，DFE)、連續時間均衡器(Continuous Time Equalizer，CTE)等。在接收端采用信號均衡技術處理的信號，其信號特性的測量是基于如圖1所示的測試系統，該測試系統主要包括用于對接收到的均衡后的信號進行采樣，并將采樣后的信號通過接口輸出到計算機顯示，顯示的波形包括眼圖、浴盆曲線等，主要流程如下述SERDES芯片接收到待均衡處理的接收信號，并將該接收信號進行均衡處理，得到均衡處理后的響應信號，片內示波器可通過進行響應信號的時鐘數據恢復(Clock and Data Recovery，CDR)處理，以調節信號采樣位置偏移分量，從而準確地對響應信號的波形進行采樣，片內示波器通過輸入輸出接口與所述計算機通訊，從而在計算機上進行響應信號波形的顯示工作。
但是，實現上述片內示波器的技術較復雜，且SERDES芯片需占用較多的印制電路板，所占空間較大，同時片內示波器與計算機之間需要額外的接口管腳，占用了較多的管腳資源。
由于現有技術的信號測試系統采用串行數據接收芯片片內示波器以采集均衡處理后信號的波形信息，并由該芯片外部計算機對波形信息進行顯示，因此，增加了串行數據接收芯片的設計及制造成本。
發明內容為解決上述問題，本發明提供一種信號測量系統、信號測量的方法，以及信號測量設備。
一種信號測量系統，包括模擬設備，用于獲取待串行數據接收芯片進行均衡處理的接收信號，并對該接收信號模擬所述均衡處理，生成響應信號；信號特性輸出設備，用于將所述響應信號的信號特性信息輸出。
一種信號測量的方法，包括a、獲取待串行數據接收芯片進行均衡處理的接收信號；b、對所述接收信號模擬所述串行數據接收芯片的均衡處理，生成響應信號；c、將所述響應信號的信號特性信息輸出。
一種信號測量設備，包括模擬單元，用于獲取待串行數據接收芯片進行均衡處理的接收信號，并對該接收信號模擬所述均衡處理，生成響應信號；信號特性輸出單元，用于將所述響應信號的信號特性信息輸出。
上述信號測量系統、方法或設備通過模擬該串行數據接收芯片對接收信號進行均衡處理的模擬設備以及輸出模擬設備處理后響應信號特性信息的信號特性輸出設備，從而實現了在串行數據接收芯片外對均衡處理后信號的測量，減少了串行數據接收芯片內置示波器的設計及制造成本。
圖1是現有技術的信號測量系統的主要結構圖；圖2是本發明實施例的信號測量系統的主要結構圖；圖3是本發明實施例的信號測量系統的第一實施例的結構示意圖；圖4是本發明實施例的信號測量系統的第二實施例的結構示意圖；圖5是本發明實施例的信號測量系統的第三實施例的結構示意 圖6是本發明實施例的信號測量的方法的主要流程圖；圖7是本發明實施例的信號測量的方法的第一實施例的流程圖；圖8是本發明實施例的信號測量的方法的第二實施例的流程圖；圖9是本發明實施例的信號測量的方法的第三實施例的流程圖；圖10是本發明實施例的信號測量的方法的第四實施例的流程圖；圖11是本發明實施例的信號測量設備的主要結構圖；圖12是本發明實施例的信號測量設備的第一實施例的結構示意圖；圖13是本發明實施例的信號測量設備的第二實施例的結構示意圖；圖14是本發明實施例的信號測量設備的第三實施例的結構示意圖；圖15是本發明實施例中LFE模型的均衡處理框圖；圖16是本發明實施例中DFE模型的均衡處理框圖；圖17是本發明實施例中頻響特性方式的均衡處理流程圖；圖18是本發明實施例中IBIS模型的處理框圖；圖19是本發明實施例中CDR方法的處理流程圖。
具體實施方式本發明實施例提供了一種信號測量系統、一種信號測量的方法以及一種信號測量設備，可實現在具有信號均衡處理功能的串行數據接收芯片外部的均衡后信號的測量，從而減少了串行數據接收芯片內進行均衡后信號測量的設計及制造成本。
下面結合附圖，對本發明實施例進行詳細說明。
圖2是本發明實施例的信號測量系統的主要結構圖，參照該圖，該結構主要包括模擬設備21、信號特性輸出設備22，各設備連接關系及功能如下述模擬設備21與信號特性輸出設備22相連；串行數據接收芯片對接收信號進行均衡處理；模擬設備21用于獲取所述接收信號，并對所述接收信號模擬所述均衡處理，生成響應信號，該模擬設備21可采用如串行數據接收芯片中的均衡手段進行處理，即可根據串行數據接收芯片中采用的均衡器模型，采用相同的均衡器模型，如上述的LFE、DFE和CTE均衡器公式模型手段中的一種或多種的組合，或者包含均衡器頻響特性模型手段，對獲取的被測量的接收信號進行均衡處理之后，生成均衡后信號作為響應信號，輸出至信號特性輸出設備22；信號特性輸出設備22用于將所述響應信號的信號特性信息輸出，即可對均衡后信號的信號特性進行顯示輸出，均衡后信號的信號特性可以以信號時域波形、眼圖、統計眼圖或浴盆曲線的形式顯示輸出，因此，該信號特性輸出設備22可以是示波器，或其他顯示性設備。
圖3是本發明實施例的信號測量系統的第一實施例的結構示意圖，該圖以SERDES接收芯片、示波器以及用于模擬該SERDES接收芯片中均衡電路功能的模擬設備為例對該系統進行說明，參照該圖，該結構主要包括SERDES接收芯片31、模擬設備32和示波器33，各設備連接關系及功能如下述SERDES接收芯片31與模擬設備32相連，模擬設備32與示波器33相連，；上述模擬設備32在本發明實施例中有兩種應用情形情形一模擬設備32用于對所述接收信號以線性前饋均衡處理方式和/或判決反饋均衡處理方式和/或連續時間均衡處理方式模擬所述均衡處理，均衡處理的方式可由上述方式中的一種或幾種組成，在具體實現時，各個均衡處理方式對應的模型分別如下述1、LFE模型以LFE模型模擬所述SERDES接收芯片31內的線性前饋均衡電路的均衡功能，采用的LFE模型可用如下濾波公式表示V(T0)＝W1*Vin(T0)+W2*Vin(T-1)+…+WN*Vin(TN-1)根據該公式，可由移位寄存器組、系數組W、乘法器、加法器組成一個有限脈沖響應(Finite Impulse Response，FIR)濾波器的結構，如圖15所示的本發明實施例中LFE模型的均衡處理框圖，在該LFE模型中，移位寄存器組將接收信號或接收信號的一部分輸入并進行N階延遲，其中N是LFE均衡模型的階數，當SERDES接收芯片31中采用該種方式進行均衡處理時，階數N也可以和SERDES接收芯片31中的移位寄存器階數相同，延遲量T為信號波特率的倒數，該FIR濾波器將系數組W和存儲在移位寄存器組的電壓信號進行相乘，然后對各組相乘所得信號進行相加求和，并得到最終的輸出信號，該信號可以作為響應信號或其中的組成部分；2、DFE模型
以DFE模型模擬所述SERDES接收芯片31內的判決反饋均衡電路的均衡功能，采用的DFE模型可用如下濾波公式表示V(T0)＝Vin(T0)-W1*D(T-1)-W2*D(T-2)-…-WN*D(T-N)根據該公式，可由移位寄存器組、系數組W、乘法器、加法器組成一個FIR濾波器的結構，如圖16所示的本發明實施例中DFE模型的均衡處理框圖，在該DFE模型中，該模型將接收信號或接收信號的一部分及反饋信號進行相減得到最終的輸出信號，其中，反饋結構部分將輸出信號輸入到判決器以進行判決，得到判決后信號，并將判決后信號輸入至移位寄存器組，進行N階延遲，N為DFE均衡模型的階數，延遲量T為信號波特率的倒數，該FIR濾波器結構將系數組W和存儲在移位寄存器組上的電壓信號進行相乘，然后對各組相乘所得信號進行相加求和，得到反饋信號，其中所述輸出信號可以作為響應信號或其中的組成部分；3、CTE模型以CTE模型模擬所述SERDES接收芯片31內的持續時間均衡電路的均衡功能，采用的CTE模型可用如下公式表示HCTE(f)=aP1×···PNZ1×···ZN(s+Z1)···(s+ZN)(s+P1)···(s+PN)]]>根據該公式，CTE模型實際上是零點、極點濾波器，其中零點Zi和極點Pi可根據所述均衡處理特性進行調節，即通過調節零點、極點來調節CTE模型的頻率響應，在確定了零點、極點之后，上述公式即CTE均衡模型的傳遞函數，根據信號與系統原理，當確定了該CTE模型擬建系統的傳遞函數及輸入信號特征時，可采用卷積算法計算輸入信號通過該模型擬建系統而得到的輸出信號，其中所述輸入信號可以為接收信號或接收信號的一部分，輸出信號可以為響應信號或響應信號中的組成部分；值得說明的是，上述三種均衡模型需要配置相應的均衡參數來實現對SERDES接收芯片31均衡功能的模擬，在實際應用時，可以根據系統在實際環境中的工作狀態，找出對應的均衡參數填入所述三種均衡模型，并可根據實際SERDES接收芯片31內的均衡電路，三種均衡模型可擇其一適用于上述系統，也可以組合使用，以正確模擬所述均衡電路的均衡功能。
情形二模擬設備32用于對所述接收信號以頻響特性方式模擬所述SERDES接收芯片31內均衡電路的均衡處理，該模擬設備32中的頻響特性模型可用包含頻點、幅度、相位的必要描述信息(或包含其他等同描述信息如實部、虛部或分貝dB相位信息)的表格數據來進行描述，模擬設備32中的頻響特性模型處理流程為向該頻響特性模型導入頻響數據表，進行零頻數據外推，鏡像頻率擴展，即對數據進行負頻率擴展，將正頻和負頻數據的組合進行逆傅立葉變換，轉換成沖擊響應，將輸入的接收信號與上述沖擊響應進行卷積運算，得到均衡后的響應信號。
值得說明的是，上述用于信號均衡的LFE模型、DFE模型、CTE模型以及頻率響應模型均是成熟的現有技術，采用的具體細節可參照現有技術的描述，不再贅述。
圖4是本發明實施例的信號測量系統的第二實施例的結構示意圖，該圖是以SERDES接收芯片、示波器以及用于模擬該SERDES接收芯片中均衡處理功能的模擬設備為例對該系統進行說明，為了考慮SERDES接收芯片中的封裝、結電容、箝位二極管對均衡后信號的測量結果的影響，增加了芯片輸入/輸出特性模擬，在本發明所采用的是輸入/輸出緩沖器信息規范(Input/Output BufferInformation Specification，IBIS)處理功能，參照該圖，該結構主要包括SERDES接收芯片41、模擬設備42、示波器43，其中模擬設備42包括IBIS處理單元421、均衡模擬單元422，各單元連接關系及功能如下述SERDES接收芯片41與模擬設備42相連，模擬設備42與示波器43相連，IBIS處理單元421與均衡模擬單元422相連；IBIS處理單元421用于對所述接收信號進行IBIS處理，并模擬所述均衡處理，生成響應信號，即將已進行IBIS處理的接收信號進行模擬所述均衡處理，得到待測量的響應信號，所述均衡處理的模型可以上述LFE、DFE、CTE模型中的一種或多種組合，或頻響特性模型來進行組建，現有技術中已有對應的描述，而IBIS處理則可如下所述可建立IBIS輸入模型，該模型包括有封裝寄生電容、封裝寄生電感、封裝寄生電阻、結電容、上位箝位二極管以及下位箝位二極管，所述結構如圖18所示，由于在IBIS標準已制定了一套成熟、詳細的算法用于處理IBIS模型，該輸入模型可采用該標準中電阻電感電容模型也可采用S參數模型，具體的，箝位二極管的電氣特性可采用傳統IBIS的VI表進行描述也可采用最新IBIS標準規定的VHDL-AMS或Verilog-AMS等硬件語言進行描述；均衡模擬單元422的處理可以同上述模擬單元32中進行均衡模擬處理相同，但不僅限于上述方式的模擬。
圖5是本發明實施例的信號測量系統的第三實施例的結構示意圖，該圖是以SERDES接收芯片、示波器以及用于模擬該SERDES接收芯片中均衡處理功能的模擬設備為例對該系統進行說明，為了提高均衡后信號測量結果的準確性，增加了CDR處理功能，參照該圖，該結構主要包括SERDES接收芯片51、模擬設備52、示波器53，其中模擬設備52包括均衡模擬單元521、CDR處理單元522，各單元連接關系及功能如下述SERDES接收芯片51與模擬設備52相連，模擬設備52與示波器53相連，均衡模擬單元521與CDR處理單元522相連；均衡模擬單元521用于對所述接收信號模擬所述均衡處理，所述均衡處理的模型可以上述LFE、DFE、CTE模型中的一種或多種組合，或頻響特性模型來進行組建，上述說明內容中已有對應的描述；CDR處理單元522進行CDR處理，生成恢復時鐘信號，即將模擬所述均衡處理所得的響應信號進行CDR處理，得到使測量更加準確的恢復時鐘信號，而該CDR處理則可如下所述可組建一CDR模型，該CDR模型用于產生數據恢復的時鐘信息，而組建CDR模型用于得到恢復時鐘信號的流程為采用Golden PLL或最小二乘法計算已進行均衡處理的接收信號的抖動，將得到的抖動及CDR傳遞函數進行卷積，得到CDR輸出時鐘抖動大小，根據CDR輸出時鐘抖動大小，調節時鐘信號的邊沿，得到恢復時鐘信號。
在上述單元處理之后，將恢復時鐘信號及模擬所述均衡處理得到的響應信號的組合輸出至示波器顯示。
而在示波器53中則可優先選用該恢復時鐘信號進行所述響應信號的信號特性顯示，包括信號的時域波形圖、眼圖、統計眼圖、浴盆曲線等特性的輸出。
值得說明的是，在該系統中，也可如圖4說明中所述，加入IBIS處理模型進行處理，從而減少封裝、結電容和箝位二極管的影響。
下面結合附圖，對本發明實施例的信號測量方法進行說明。
圖6是本發明實施例的信號測量的方法的主要流程圖，參照該圖，該流程主要包括步驟s601，獲取待串行數據接收芯片進行均衡處理的接收信號；步驟s602，對所述接收信號模擬所述串行數據接收芯片的均衡處理，生成響應信號，可采用如串行數據接收芯片中的均衡手段進行處理，即可根據串行數據接收芯片中采用的均衡器電路，采用相應的均衡器模型，如上述的LFE、DFE和CTE均衡器公式模型手段中的一種或多種的組合，或者包含均衡器頻響特性模型手段，對獲取的被測量的接收信號進行均衡處理之后，生成均衡后信號作為響應信號；步驟s603，將所述響應信號的信號特性信息輸出，即可對均衡后信號的信號特性進行顯示輸出，均衡后信號的信號特性可以以信號時域波形、眼圖、統計眼圖或浴盆曲線的形式顯示輸出。
圖7是本發明實施例的信號測量的方法的第一實施例的流程圖，該圖以SERDES接收芯片、示波器以及用于模擬該SERDES接收芯片中均衡處理功能的模擬設備為例對該方法進行說明，參照該圖，該流程主要包括步驟s701，模擬設備獲取待SERDES接收芯片進行均衡處理的接收信號；步驟s702，模擬設備對所述接收信號以LFE處理方式和/或DFE處理方式和/或CTE處理方式模擬所述SERDES接收芯片內對接收信號的均衡處理，處理方式可有如下三種A、采用LFE模型時，該LFE模型包括移位寄存器組、系數組W、乘法器、加法器，從而組成一個FIR濾波器結構，其濾波公式如下V(T0)＝W1*Vin(T0)+W2*Vin(T-1)+…+WN*Vin(TN-1)其處理步驟為將接收信號或接收信號的一部分輸入到移位寄存器組進行N階延遲，其中N是LFE均衡模型的階數，當SERDES接收芯片中采用同種方式進行均衡處理時，階數N也可以和SERDES接收芯片中的移位寄存器階數相同，延遲量T為信號波特率的倒數，該FIR濾波器將系數組W和存儲在移位寄存器組的電壓信號進行相乘，然后對各組相乘所得信號進行相加求和，并得到最終的輸出信號，該信號可以作為響應信號或其中的組成部分；B、采用DFE模型時，該DFE模型包括移位寄存器組、系數組W、乘法器、加法器，從而組成一個FIR濾波器結構，其濾波公式如下V(T0)＝Vin(T0)-W1*D(T-1)-W2*D(T-2)-…-WN*D(T-N)
其處理步驟為將接收信號或接收信號的一部分及反饋信號進行相減得到最終的輸出信號，其中，反饋結構部分將輸出信號輸入到判決器以進行判決，得到判決后信號，并將判決后信號輸入至移位寄存器組，進行N階延遲，N為DFE均衡模型的階數，延遲量T為信號波特率的倒數，該濾波器結構將系數組W和存儲在移位寄存器組上的電壓信號進行相乘，然后對各組相乘所得信號進行相加求和，得到反饋信號，其中所述輸出信號可以作為響應信號或其中的組成部分；C、采用CTE模型時，可采用如下公式表示HCTE(f)=aP1×···PNZ1×···ZN(s+Z1)···(s+ZN)(s+P1)···(s+PN)]]>根據該公式，CTE模型實際上是零點、極點濾波器，其中零點Zi和極點Pi可根據所述均衡處理特性進行調節，即通過調節零點、極點來調節CTE模型的頻率響應，在確定了零點、極點之后，上述公式即CTE均衡模型的傳遞函數，根據信號與系統原理，當確定了該CTE模型擬建系統的傳遞函數及輸入信號特征時，可采用卷積算法計算輸入信號通過該模型擬建系統而得到的輸出信號，其中所述輸入信號可以為接收信號或接收信號的一部分，輸出信號可以為響應信號或響應信號中的組成部分。
值得說明的是，上述三種均衡模型需要配置相應的均衡參數來實現對SERDES接收芯片均衡功能的模擬，在實際應用時，可以根據系統在實際環境中的工作狀態，找出對應的均衡參數填入所述三種均衡模型，并根據SERDES接收芯片內的均衡電路，三種均衡模型可擇其一適用于上述系統，也可以組合使用，以正確模擬所述均衡電路的均衡功能；步驟s703，模擬設備生成模擬所述均衡處理后的響應信號；步驟s704，示波器將所述響應信號的信號特性信息輸出。
圖8是本發明實施例的信號測量的方法的第二實施例的流程圖，該圖是以SERDES接收芯片、示波器以及用于模擬該SERDES接收芯片中均衡處理功能的模擬設備為例對該系統進行說明，該圖與圖7的差別在于步驟s802中所采用的模擬均衡處理的方式為頻響特性方式，該流程主要包括步驟s801，模擬設備獲取待SERDES接收芯片進行均衡處理的接收信號；步驟s802，模擬設備對所述接收信號以頻響特性方式模擬所述均衡處理，其中構建的頻響特性模型可用包含頻點、幅度、相位的必要描述信息(或包含其他等同描述信息如實部、虛部或分貝dB相位信息)的表格數據來進行描述；步驟s803，模擬設備輸出模擬均衡處理后的響應信號；步驟s804，示波器將所述響應信號的信號特性信息輸出，即進行模擬均衡處理得到的信號的時域波形圖、眼圖、統計眼圖、浴盆曲線等特性的輸出。
其中，步驟s802中的頻響特性模型中處理流程可參照圖17所示的本發明實施例中頻響特性方式的均衡處理流程圖，該圖包括如下步驟步驟s1301，向該頻響特性模型導入頻響數據表；步驟s1302，進行零頻數據外推，通常頻響數據都為正頻數據，為了信號的運算，當最低頻率不是零頻是，需要進行零頻數據外推，即將頻率推導到零點，從而得到零頻的幅度和相位；步驟s1303，鏡像頻率擴展，即對數據進行負頻率擴展，將正頻和負頻數據相組合；步驟s1304，將上述組合進行逆傅立葉變換，轉換成沖擊響應；步驟s1305，將輸入的接收信號與上述沖擊響應進行卷積運算，得到均衡后的響應信號。
圖9是本發明實施例的信號測量的方法的第三實施例的流程圖，該圖是以SERDES接收芯片、示波器以及用于模擬該SERDES接收芯片中均衡電路的均衡處理功能的模擬設備為例對該方法進行說明，為了考慮SERDES接收芯片中的封裝、結電容、箝位二極管對均衡后信號的測量結果的影響，增加了IBIS處理功能，參照該圖，該流程主要包括步驟s901，模擬設備獲取待SERDES接收芯片進行均衡處理的接收信號；步驟s902，模擬設備對所述接收信號進行IBIS處理，并模擬所述均衡處理，生成響應信號，即將已進行IBIS處理的接收信號進行模擬所述均衡處理，得到待測量的響應信號，所述均衡處理的可以上述LFE、DFE、CTE方式中的一種或多種組合，或以頻響特性方式來進行，而IBIS處理可在構建了包括封裝寄生電容、封裝寄生電感、封裝寄生電阻、結電容、上位箝位二極管以及下位箝位二極管的IBIS輸入模型之后，根據現有技術中的IBIS標準進行相應的處理，此處不再贅述；步驟s903，示波器將所述響應信號的信號特性信息輸出，即進行模擬均衡處理得到的信號的時域波形圖、眼圖、統計眼圖、浴盆曲線等特性的輸出。
圖10是本發明實施例的信號測量的方法的第四實施例的流程圖，該圖是以SERDES接收芯片、示波器以及用于模擬該SERDES接收芯片中均衡處理功能的模擬設備為例對該方法進行說明，為了提高均衡后信號測量結果的準確性，增加了CDR處理功能，參照該圖，該流程主要包括步驟s1001，模擬設備獲取SERDES接收芯片進行均衡處理的接收信號；步驟s1002，模擬設備對所述接收信號模擬所述SERDES接收芯片的均衡處理，生成該模擬均衡處理后的響應信號；步驟s1003，模擬設備對所述模擬均衡處理后得到的響應信號進行時鐘數據恢復處理，生成恢復時鐘信號作為示波器進行所述響應信號的信號特性輸出的時鐘信號，所述均衡處理可以上述LFE、DFE、CTE方式中的一種或多種組合，或以頻響特性方式來進行，此處不再贅述；步驟s1004，示波器采用所述恢復時鐘信號，將所述響應信號的信號特性信息輸出，即進行模擬均衡處理得到的信號的時域波形圖、眼圖、統計眼圖、浴盆曲線等特性的輸出。
其中，在步驟s1003中，該CDR模型用于得到恢復時鐘信號的步驟如圖19所述步驟s1501，采用Golden PLL或最小二乘法計算已進行均衡處理的接收信號的抖動；步驟s1502，將得到的抖動及CDR傳遞函數進行卷積，得到CDR輸出時鐘抖動大小；步驟s1503，根據CDR輸出時鐘抖動大小，調節時鐘信號的邊沿，得到恢復時鐘信號。
值得說明的是，上述CDR處理流程也可以添加至如圖9所示的包含IBIS處理的處理流程中。
下面結合附圖，對本發明實施例進行詳細說明。
圖11是本發明實施例的信號測量設備的主要結構圖，參照該圖，該結構主要包括模擬單元1101、信號特性輸出單元1102，各單元連接關系及功能如下述模擬單元1101與信號特性輸出單元1102相連；串行數據接收芯片對接收信號進行均衡處理；
模擬單元1101用于獲取所述接收信號，并對所述接收信號模擬所述均衡處理，生成響應信號，該模擬單元1101可采用如串行數據接收芯片中的均衡手段進行處理，即可根據串行數據接收芯片中采用的均衡器模型，采用相同的均衡器模型，如上述的LFE、DFE和CTE均衡器公式模型手段中的一種或多種的組合，或者包含均衡器頻響特性模型手段，對獲取的被測量的接收信號進行均衡處理之后，生成均衡后信號作為響應信號，輸出至信號特性輸出單元1102；信號特性輸出單元1102用于將所述響應信號的信號特性信息輸出，即可對均衡后信號的信號特性進行顯示輸出，均衡后信號的信號特性可以以信號時域波形、眼圖、統計眼圖或浴盆曲線的形式顯示輸出。
圖12是本發明實施例的信號測量設備的第一實施例的結構示意圖，該圖以用于模擬SERDES接收芯片中均衡電路功能的示波器為例進行說明，參照該圖，該示波器的結構主要包括模擬單元1201和信號特性輸出單元1202，各單元連接關系及功能如下述模擬單元1201與信號特性輸出單元1202相連，；上述模擬單元1201在本發明實施例中有兩種應用情形情形一模擬單元1201用于對所述接收信號以線性前饋均衡處理方式和/或判決反饋均衡處理方式和/或連續時間均衡處理方式模擬所述均衡處理，均衡處理的方式可由上述方式中的一種或幾種組成，在具體實現時，各個均衡處理方式對應的模型分別如下述1、LFE模型以LFE模型模擬所述SERDES接收芯片內的線性前饋均衡電路的均衡功能，采用的LFE模型可用如下濾波公式表示V(T0)＝W1*Vin(T0)+W2*Vin(T-1)+…+WN*Vin(TN-1)根據該公式，可由移位寄存器組、系數組W、乘法器、加法器組成一個有限脈沖響應(Finite Impulse Response，FIR)濾波器的結構，如圖15所示的本發明實施例中LFE模型的均衡處理框圖，在該LFE模型中，移位寄存器組將接收信號或接收信號的一部分輸入并進行N階延遲，其中N是LFE均衡模型的階數，當SERDES接收芯片中采用該種方式進行均衡處理時，階數N也可以和SERDES接收芯片中的移位寄存器階數相同，延遲量T為信號波特率的倒數，該FIR濾波器將系數組W和存儲在移位寄存器組的電壓信號進行相乘，然后對各組相乘所得信號進行相加求和，并得到最終的輸出信號，該信號可以作為響應信號或其中的組成部分；2、DFE模型以DFE模型模擬所述SERDES接收芯片內的判決反饋均衡電路的均衡功能，采用的DFE模型可用如下濾波公式表示V(T0)＝Vin(T0)-W1*D(T-1)-W2*D(T-2)-…-WN*D(T-N)根據該公式，可由移位寄存器組、系數組W、乘法器、加法器組成一個FIR濾波器的結構，如圖16所示的本發明實施例中DFE模型的均衡處理框圖，在該DFE模型中，該模型將接收信號或接收信號的一部分及反饋信號進行相減得到最終的輸出信號，其中，反饋結構部分將輸出信號輸入到判決器以進行判決，得到判決后信號，并將判決后信號輸入至移位寄存器組，進行N階延遲，N為DFE均衡模型的階數，延遲量T為信號波特率的倒數，該FIR濾波器結構將系數組W和存儲在移位寄存器組上的電壓信號進行相乘，然后對各組相乘所得信號進行相加求和，得到反饋信號，其中所述輸出信號可以作為響應信號或其中的組成部分；3、CTE模型以CTE模型模擬所述SERDES接收芯片內的持續時間均衡電路的均衡功能，采用的CTE模型可用如下公式表示HCTE(f)=aP1×···PNZ1×···ZN(s+Z1)···(s+ZN)(s+P1)···(s+PN)]]>根據該公式，CTE模型實際上是零點、極點濾波器，其中零點Zi和極點Pi可根據所述均衡處理特性進行調節，即通過調節零點、極點來調節CTE模型的頻率響應，在確定了零點、極點之后，上述公式即CTE均衡模型的傳遞函數，根據信號與系統原理，當確定了該CTE模型擬建系統的傳遞函數及輸入信號特征時，可采用卷積算法計算輸入信號通過該模型擬建系統而得到的輸出信號，其中所述輸入信號可以為接收信號或接收信號的一部分，輸出信號可以為響應信號或響應信號中的組成部分；值得說明的是，上述三種均衡模型需要配置相應的均衡參數來實現對SERDES接收芯片均衡功能的模擬，在實際應用時，可以根據系統在實際環境中的工作狀態，找出對應的均衡參數填入所述三種均衡模型，并可根據實際SERDES接收芯片內的均衡電路，三種均衡模型可擇其一適用于上述系統，也可以組合使用，以正確模擬所述均衡電路的均衡功能。
情形二模擬單元1201用于對所述接收信號以頻響特性方式模擬所述SERDES接收芯片內均衡電路的均衡處理，該模擬單元1201中的頻響特性模型可用包含頻點、幅度、相位的必要描述信息(或包含其他等同描述信息如實部、虛部或分貝dB相位信息)的表格數據來進行描述，模擬單元1201中的頻響特性模型處理流程為向該頻響特性模型導入頻響數據表，進行零頻數據外推，鏡像頻率擴展，即對數據進行負頻率擴展，將正頻和負頻數據的組合進行逆傅立葉變換，轉換成沖擊響應，將輸入的接收信號與上述沖擊響應進行卷積運算，得到均衡后的響應信號。
值得說明的是，上述用于信號均衡的LFE模型、DFE模型、CTE模型以及頻率響應模型均是成熟的現有技術，采用的具體細節可參照現有技術的描述，不再贅述。
圖13是本發明實施例的信號測量設備的第二實施例的結構示意圖，該圖是以用于模擬該SERDES接收芯片中均衡處理功能的示波器為例進行說明的，為了考慮SERDES接收芯片中的封裝、結電容、箝位二極管對均衡后信號的測量結果的影響，在該示波器中增加了芯片輸入/輸出特性的模擬，在本發明所采用的是輸入/輸出緩沖器信息規范(Input/Output Buffer Information Specification，IBIS)處理功能，參照該圖，該示波器結構主要包括模擬單元1301、信號特性輸出單元1302，其中模擬單元1301包括IBIS處理單元13011、均衡模擬單元13012，各單元連接關系及功能如下述模擬單元1301與信號特性輸出單元1302相連，IBIS處理單元13011與均衡模擬單元13012相連；IBIS處理單元13011用于對所述接收信號進行IBIS處理，并模擬所述均衡處理，生成響應信號，即將已進行IBIS處理的接收信號進行模擬所述均衡處理，得到待測量的響應信號，所述均衡處理的模型可以上述LFE、DFE、CTE模型中的一種或多種組合，或頻響特性模型來進行組建，現有技術中已有對應的描述，而IBIS處理則可如下所述可建立IBIS輸入模型，該模型包括有封裝寄生電容、封裝寄生電感、封裝寄生電阻、結電容、上位箝位二極管以及下位箝位二極管，所述結構如圖18所示，由于在IBIS標準已制定了一套成熟、詳細的算法用于處理IBIS模型，該輸入模型可采用該標準中電阻電感電容模型也可采用S參數模型，具體的，箝位二極管的電氣特性可采用傳統IBIS的VI表進行描述也可采用最新IBIS標準規定的VHDL-AMS或Verilog-AMS等硬件語言進行描述；均衡模擬單元13012的處理可以同上述模擬單元1201中進行均衡模擬處理相同，但不僅限于上述方式的模擬。
圖14是本發明實施例的信號測量設備的第三實施例的結構示意圖，該圖是以用于模擬該SERDES接收芯片中均衡處理功能的示波器為例進行說明的，為了提高均衡后信號測量結果的準確性，該示波器增加了CDR處理功能，參照該圖，該結構主要包括模擬單元1401、信號特性輸出單元1402，其中模擬單元1401包括均衡模擬單元14011、CDR處理單元14012，各單元連接關系及功能如下述模擬單元1401與信號特性輸出單元1402相連，均衡模擬單元14011與CDR處理單元14012相連；均衡模擬單元14011用于對所述接收信號模擬所述均衡處理，所述均衡處理的模型可以上述LFE、DFE、CTE模型中的一種或多種組合，或頻響特性模型來進行組建，上述說明內容中已有對應的描述；CDR處理單元14012進行CDR處理，生成恢復時鐘信號，即將模擬所述均衡處理所得的響應信號進行CDR處理，得到使測量更加準確的恢復時鐘信號，而該CDR處理則可如下所述可組建一CDR模型，該CDR模型用于產生數據恢復的時鐘信息，而組建CDR模型用于得到恢復時鐘信號的流程為采用Golden PLL或最小二乘法計算已進行均衡處理的接收信號的抖動，將得到的抖動及CDR傳遞函數進行卷積，得到CDR輸出時鐘抖動大小，根據CDR輸出時鐘抖動大小，調節時鐘信號的邊沿，得到恢復時鐘信號。
在上述單元處理之后，將恢復時鐘信號及模擬所述均衡處理得到的響應信號的組合輸出至信號特性輸出單元1402顯示。
而在信號特性輸出單元1402中則可優先選用該恢復時鐘信號進行所述響應信號的信號特性顯示，包括信號的時域波形圖、眼圖、統計眼圖、浴盆曲線等特性的輸出。
值得說明的是，在該信號處理設備中，也可如圖13說明中所述，加入IBIS處理模型進行處理，從而減少封裝、結電容和箝位二極管的影響。
上述示波器同樣也可以用其他信號特性輸出設備進行代替，如頻譜儀、帶有信號特性輸出功能的計算機等，測量點可選取接收信號輸入所述芯片的對應管腳的位置。
以上所述是本發明的優選實施方式，應當指出，對于本技術領域：
的普通技術人員來說，在不脫離本發明原理的前提下，還可以做出若干改進和潤飾，這些改進和潤飾也視為本發明的保護范圍。
權利要求
1.一種信號測量系統，包括模擬設備，用于獲取待串行數據接收芯片進行均衡處理的接收信號，并對該接收信號模擬所述均衡處理，生成響應信號；信號特性輸出設備，用于將所述響應信號的信號特性信息輸出。
2.如權利要求
1所述的信號測量系統，其特征在于，所述模擬設備用于對所述接收信號以頻響特性方式模擬所述均衡處理，或以線性前饋均衡處理方式、判決反饋均衡處理方式和連續時間均衡處理方式中的一種或多種方式的組合模擬所述均衡處理，并生成該模擬處理的響應信號。
3.如權利要求
1所述的信號測量系統，其特征在于，所述模擬設備包括芯片輸入/輸出特性模擬處理單元，用于對所述接收信號進行芯片輸入/輸出特性模擬處理；均衡模擬單元，用于對所述芯片輸入/輸出特性模擬處理單元處理所得信號以頻響特性方式模擬所述均衡處理，或以線性前饋均衡處理方式、判決反饋均衡處理方式和連續時間均衡處理方式中的一種或多種方式的組合模擬所述均衡處理，并生成響應信號。
4.如權利要求
1所述的信號測量系統，其特征在于，所述模擬設備包括芯片輸入/輸出特性模擬處理單元，用于對所述接收信號進行芯片輸入/輸出特性模擬處理；均衡模擬單元，用于對所述芯片輸入/輸出特性模擬處理單元處理所得信號以頻響特性方式模擬所述均衡處理，或以線性前饋均衡處理方式、判決反饋均衡處理方式和連續時間均衡處理方式中的一種或多種方式的組合模擬所述均衡處理，并生成響應信號；恢復時鐘處理單元，用于對所述均衡模擬單元處理所得響應信號進行時鐘數據恢復處理，生成恢復時鐘信號作為所述信號特性輸出設備的時鐘信號。
5.如權利要求
1、2、3或4所述的信號測量系統，其特征在于，所述信號特性輸出設備為示波器或計算機，所述信號特性信息包括時域波形信息和/或眼圖信息和/或統計眼圖信息和/或浴盆曲線信息。
6.一種信號測量的方法，該方法包括a、獲取待串行數據接收芯片進行均衡處理的接收信號；b、對所述接收信號模擬所述串行數據接收芯片的均衡處理，生成響應信號；c、將所述響應信號的信號特性信息輸出。
7.如權利要求
6所述的信號測量的方法，其特征在于，所述步驟b具體為，對所述接收信號以頻響特性方式模擬所述均衡處理，或以線性前饋均衡處理方式、判決反饋均衡處理方式和連續時間均衡處理方式中的一種或多種方式的組合模擬所述均衡處理，并生成該模擬處理的響應信號。
8.如權利要求
6所述的信號測量的方法，其特征在于，所述步驟b包括b11、對所述接收信號進行芯片輸入/輸出特性模擬處理；b12、對芯片輸入/輸出特性模擬處理所得信號以頻響特性方式模擬所述均衡處理，或以線性前饋均衡處理方式、判決反饋均衡處理方式和連續時間均衡處理方式中的一種或多種方式的組合模擬所述均衡處理，并生成該模擬處理的響應信號。
9.如權利要求
6所述的信號測量的方法，其特征在于，所述步驟b包括b21、對所述接收信號進行芯片輸入/輸出特性模擬處理；b22、對芯片輸入/輸出特性模擬處理所得信號以頻響特性方式模擬所述均衡處理，或以線性前饋均衡處理方式、判決反饋均衡處理方式和連續時間均衡處理方式中的一種或多種方式的組合模擬所述均衡處理，并生成該模擬處理的響應信號；b23、對所述響應信號進行時鐘數據恢復處理，生成恢復時鐘信號作為將該響應信號的信號特性信息輸出的時鐘信號。
10.如權利要求
6、7、8或9所述的信號測量的方法，其特征在于，所述信號特性信息包括時域波形信息和/或眼圖信息和/或統計眼圖信息和/或浴盆曲線信息。
11.一種信號測量設備，包括模擬單元，用于獲取待串行數據接收芯片進行均衡處理的接收信號，并對該接收信號模擬所述均衡處理，生成響應信號；信號特性輸出單元，用于將所述響應信號的信號特性信息輸出。
12.如權利要求
11所述的信號測量設備，其特征在于，所述模擬單元用于對所述接收信號以頻響特性方式模擬所述均衡處理，或以線性前饋均衡處理方式、判決反饋均衡處理方式和連續時間均衡處理方式中的一種或多種方式的組合模擬所述均衡處理，并生成該模擬處理的響應信號。
13.如權利要求
11所述的信號測量設備，其特征在于，所述模擬單元包括芯片輸入/輸出特性模擬處理單元，用于對所述接收信號進行芯片輸入/輸出特性模擬處理；均衡模擬單元，用于對所述芯片輸入/輸出特性模擬處理單元處理所得信號以頻響特性方式模擬所述均衡處理，或以線性前饋均衡處理方式、判決反饋均衡處理方式和連續時間均衡處理方式中的一種或多種方式的組合模擬所述均衡處理，并生成響應信號。
14.如權利要求
11所述的信號測量設備，其特征在于，所述模擬單元包括芯片輸入/輸出特性模擬處理單元，用于對所述接收信號進行芯片輸入/輸出特性模擬處理；均衡模擬單元，用于對所述芯片輸入/輸出特性模擬處理單元處理所得信號以頻響特性方式模擬所述均衡處理，或以線性前饋均衡處理方式、判決反饋均衡處理方式和連續時間均衡處理方式中的一種或多種方式的組合模擬所述均衡處理，并生成響應信號；恢復時鐘處理單元，用于對所述均衡模擬單元處理所得響應信號進行時鐘數據恢復處理，生成恢復時鐘信號作為所述信號特性輸出設備的時鐘信號。
15.如權利要求
11、12、13或14所述的信號測量設備，其特征在于，該信號測量設備為示波器或計算機，所述信號特性信息包括時域波形信息和/或眼圖信息和/或統計眼圖信息和/或浴盆曲線信息。
專利摘要
本發明公開了一種信號測量系統，用于測量串行數據接收芯片進行均衡處理的信號，包括用于對獲取的串行數據接收芯片接收信號模擬所述均衡處理并生成響應信號的模擬設備、用于將所述響應信號的信號特性信息輸出的信號特性輸出設備。本發明還公開了一種信號測量的方法以及一種信號測量設備。采用本發明，實現了在串行數據接收芯片外對均衡處理后信號的測量，減少了串行數據接收芯片的片內示波器的設計及制造成本，且簡單易行。
文檔編號H04B17/00GK1996975SQ200610132387
公開日2007年7月11日 申請日期2006年12月28日
發明者黃春行, 莫道春 申請人:華為技術有限公司導出引文BiBTeX, EndNote, RefMan