1.一種用于CMOS圖像傳感器的列級ADC電路，其特征在于：所述ADC電路包括：電壓-電流轉換電路(I1)、電流逼近電路(I2)、電流-電壓轉換電路(I3)、比較器(I4)和數字邏輯控制模塊(I5)；所述電壓-電流轉換電路(I1)、電流逼近電路(I2)、電流-電壓轉換電路(I3)、比較器(I4)和數字邏輯控制模塊(I5)依次電連接；所述電壓-電流轉換電路(I1)將采樣的像素電壓Vpixel線性轉換為對應的像素電流Ipixel，所述電流逼近電路(I2)在數字邏輯控制下，采用逐次逼近的方式抵消像素電流，所述電流-電壓轉換電路(I3)將抵消后所剩的電流Ileft線性轉換為電壓Vleft，所述比較器(I4)將Vleft與Vref進行比較，所述數字邏輯控制模塊(I5)根據比較結果控制抵消電流大小，最終在邏輯控制下，受控抵消的電流近似等于像素電流Ipixel，實現模擬信號-數字信號轉換；所述用于CMOS圖像傳感器的列級ADC電路獨立包含上述所有電路單元，列級ADC電路之間除了時鐘和偏置電路共用之外，無其他公共電路。
2.根據權利要求1所述的列級ADC電路，其特征是：所述電壓-電流轉換電路(I1)用于將采樣保持器S/H采樣的像素電壓Vpixel線性轉換成對應的像素電流Ipixel；所述電壓-電流轉換電路(I1)包括一個運算放大器OPA、兩個PMOS管和一個第一電阻；所述運算放大器OPA的負極輸入接采樣的所述像素電壓Vpixel，正極輸入接第一電阻(R1)的一端，運算放大器OPA的輸出接第一PMOS管(M1)的柵極；第一PMOS管(M1)和第二PMOS管(M2)連接成共源共柵結構的電流源，第二PMOS管(M2)的柵極接外部電路輸入的偏置電壓Vbp，設第一電阻R1的電阻值為R，所述像素電路Ipixel×R＝所述像素電壓Vpixel。
3.根據權利要求1或2所述的列級ADC電路，其特征是：所述電流逼近電路(I2)采用數字邏輯電路控制的抵消電流Icancel與像素電流Ipixel相減，即抵消像素電流；所述電流逼近電路(I2)包括四個PMOS管和一個受控電流模塊；第三PMOS管(M3)和第四PMOS管(M4)接成共源共柵電流源，用于鏡像轉移所述像素電流Ipixel；第五PMOS管(M5)和第六PMOS管(M6)也接成一個共源共柵電流源，用于提供補償電流Icmp，第五PMOS管(M5)的柵極接外部偏置電壓Vp，第六PMOS管(M6)的柵極接另一外部偏置電壓Vbp。
4.根據權利要求1-3中任一項所述的列級ADC電路，其特征是：所述的受控電流模塊包含n個電流源I0、I1、I2、……、In，和對應的n個受控開關D0、D1、D2、……、Dn，其中n與ADC的轉換位數相對應，若D0為高電平則電流源I0接入電路，D0為低電平則電流源I0從電路中斷開，所有接入電路的電流源的大小總和等于所述抵消電流Icancel。
5.根據權利要求1-4中任一項所述的列級ADC電路，其特征是：所述電流源I0、I1、I2、……、In的電流大小呈梯度設計，I0為最小電流源，In為最大電流源，電流源I0的電流值為I0，電流源I1的電流值設為21×I0，電流源I2的電流值設為22×I0，電流源In的電流值設為2n×I0。
6.根據權利要求1-5中任一項所述的列級ADC電路，其特征是：所述電流-電壓轉換電路(I3)用于將被Icancel抵消后的剩余電流Ileft轉換為電壓Vleft；所述電流-電壓轉換電路(I3)包括一個第二電阻(R2)，所述第二電阻(R2)的電阻值與所述第一電阻(R1)的電阻值相同，即為R，Vleft＝Ileft×R＝(Ipixel+Icmp-Icancel)×R。
7.根據權利要求1-6中任一項所述的列級ADC電路，其特征是：所述的比較器(I4)用于比較Vleft與預設電壓Vref的大小，若Vleft＞Vref，比較器COMP輸出高電平，表明抵消電流Icancel＜像素電流Ipixel，反之若Vleft＜Vref，比較器COMP輸出低電平，表明抵消電流Icancel＞像素電流Ipixel。
8.根據權利要求1-7中任一項所述的列級ADC電路，其特征是：所述數字邏輯控制模塊(I5)用于根據Vleft和Vref的比較結果，調整抵消電流Icancel的大小，最終完成所述電流逼近，并輸出像素電壓對應的數字碼。