短波信號監測裝置制造方法
【專利摘要】本實用新型提供一種短波信號監測裝置，包括射頻前端、信號預處理單元和上位機；所述信號預處理單元包括模數轉換器、數字下變頻處理器、核心控制器和PCI處理器；所述射頻前端通過模擬信號接口連接至所述模數轉換器，所述模數轉換器通過模數轉換控制接口連接至所述數字下變頻處理器，所述數字下變頻處理器連接至所述核心控制器，所述核心控制器通過PCI控制接口連接至所述PCI處理器，所述PCI處理器連接到所述上位機，所述核心控制器還通過模擬控制接口連接至射頻前端。本實用新型能實現短波信號的自動監測，提高通信性能。
【專利說明】短波信號監測裝置
【技術領域】
[0001]本實用新型涉及短波信號【技術領域】，特別是涉及一種短波信號監測裝置。
【背景技術】
[0002]短波通信是利用波長為10 —100米(頻率為3—30MHz)的電磁波進行的無線電通信。通常，為了滿足多方向、多用戶之間的通信聯絡，在固定短波通信臺站配置多副短波天線和多套短波設備，隨之而來的問題是，由于一般高增益短波天線具有方向性，不同架設方向(方位角、仰角)的短波天線在接收某一方向的信號時，信號質量差異較大，架設方向和通信性聯絡方向相匹配的天線接收信號質量最好，因此，在對不同方向的用戶進行通信聯絡時，需要選擇架設方向合適的短波天線，保證短波信道接收信號的質量。短波通信用戶需要一種有效的短波信道監測手段，掌握不同短波天線接收信號狀況，選擇接收信號質量最好的天線實施通信聯絡，提高短波通信的效率。
[0003]目前，短波通信人員在進行通信聯絡時一般是靠經驗進行已架設短波天線的選擇，缺乏一種直觀、客觀、方便的監測控制手段。
實用新型內容
[0004]基于此，本實用新型提供一種短波信號監測裝置，能實現短波信號的自動監測。
[0005]一種短波信號監測裝置，包括射頻前端、信號預處理單元和上位機；
[0006]所述信號預處理單元包括模數轉換器、數字下變頻處理器、核心控制器和PCI處理器；
[0007]所述射頻前端通過模擬信號接口連接至所述模數轉換器，所述模數轉換器通過模數轉換控制接口連接至所述數字下變頻處理器，所述數字下變頻處理器連接至所述核心控制器，所述核心控制器通過PCI控制接口連接至所述PCI處理器，所述PCI處理器連接到所述上位機，所述核心控制器還通過模擬控制接口連接至射頻前端。
[0008]在其中一個實施例中，所述信號預處理單元包括FPGA，所述FPGA集成有所述模數控制接口、所述數字下變頻處理器、所述核心控制器、所述PCI控制接口。
[0009]在其中一個實施例中，所述射頻前端包括依次連接的第一帶通濾波器、第一放大器、第一衰減器、功放器、數控衰減器、第二放大器、第二衰減器、第三放大器和第二帶通濾波器，所述第二帶通濾波器連接至信號輸出端；
[0010]所述功放器還連接第三衰減器，所述第三衰減器通過模擬信號接口連接至所述模數轉換器。
[0011]在其中一個實施例中，所述信號預處理單元還包括采樣時鐘電路，所述采樣時鐘電路連接至所述模數轉換器。
[0012]在其中一個實施例中，所述信號預處理單元還包括PCI時鐘電路,所述PCI時鐘電路連接至所述FPGA和所述PCI控制接口。
[0013]在其中一個實施例中，所述FPGA還通過存儲器控制接口連接一存儲器。
[0014]在其中一個實施例中，所述PCI處理器還連接一電源模塊。
[0015]上述短波信號監測裝置，短波信號經天線進入射頻前端，在射頻前端中，射頻前端能對短波信號進行抗混疊低通濾波處理、放大以及增益控制等信號處理后，通過模擬信號接口將處理后的短波信號發生至所述模數轉換器，由模數轉換器將模擬短波信號轉換為數字信號，接著數字信號通過模數轉換控制接口進入數字下變頻處理器，數字下變頻處理器對數字信號進行數字下變頻處理，之后由核心控制器轉發，通過PCI控制接口傳輸至所述PCI處理器，由所述PCI處理器傳輸到所述上位機，核心控制器通過模擬控制接口連接至射頻前端，上位機可依次通過PCI處理器和核心控制器控制射頻前端，實現對短波信號的監測。
【專利附圖】
【附圖說明】
[0016]圖1為本實用新型短波信號監測裝置在一實施例中的結構示意圖。
[0017]圖2為本實用新型短波信號監測裝置在另一實施例中的結構示意圖。
[0018]圖3為信號預處理單元的結構示意圖。
[0019]圖4為射頻前端的結構示意圖。
[0020]圖5為短波信號監測裝置在另一實施例中的結構示意圖。
【具體實施方式】
[0021]下面結合實施例及附圖對本實用新型作進一步詳細說明，但本實用新型的實施方式不限于此。
[0022]結合圖1和圖2，是本實用新型短波信號監測裝置的結構示意圖，包括射頻前端
11、信號預處理單元12和上位機13 ；
[0023]所述信號預處理單元12包括模數轉換器121、數字下變頻處理器123、核心控制器124和PCI處理器126 ；
[0024]所述射頻前端11通過模擬信號接口 128連接至所述模數轉換器121，所述模數轉換器121通過模數轉換控制接口 122連接至所述數字下變頻處理器123，所述數字下變頻處理器123連接至所述核心控制器124，所述核心控制器124通過PCI控制接口 125連接至所述PCI處理器126，所述PCI處理器126連接到所述上位機13，所述核心控制器124還通過模擬控制接口 127連接至射頻前端11 ；
[0025]本實施例中，短波信號經天線進入射頻前端，在射頻前端中，射頻前端能對短波信號進行抗混疊低通濾波處理、放大以及增益控制等信號處理后，通過模擬信號接口將處理后的短波信號發生至所述模數轉換器，由模數轉換器將模擬短波信號轉換為數字信號，接著數字信號通過模數轉換控制接口進入數字下變頻處理器，數字下變頻處理器對數字信號進行數字下變頻處理，之后由核心控制器轉發，通過PCI控制接口傳輸至所述PCI處理器，由所述PCI處理器傳輸到所述上位機，核心控制器通過模擬控制接口連接至射頻前端，上位機可依次通過PCI處理器和核心控制器控制射頻前端，實現對短波信號的監測。
[0026]在一較佳實施例中，如圖3所示，所述信號預處理單元包括FPGAUgJy^iFPGAUg集成有所述模數轉換控制接口 122、所述數字下變頻處理器123、所述核心控制器124、所述PCI控制接口 125 ;在本實施例中，通過FPGA129集成了模數轉換控制接口 122、數字下變頻處理器123和核心控制器124等多個模塊，能提高系統的集成性和可靠性。
[0027]如圖4所示，是本實施例射頻前端的結構示意圖；射頻前端用于對短波信號進行抗混疊低通濾波處理，同時對信號進行放大，并進行增益控制；
[0028]所述射頻前端11可包括依次連接的第一帶通濾波器401、第一放大器402、第一衰減器403、功放器404、數控衰減器405、第二放大器406、第二衰減器407、第三放大器408和第二帶通濾波器409，所述第二帶通濾波器409連接至信號輸出端；
[0029]所述功放器404還連接第三衰減器410，所述第三衰減器410通過模擬信號接口連接至所述模數轉換器121 ；
[0030]帶通濾波器能濾除輸入的短波信號中在有用頻帶之外的信號，為后續模數轉換提供抗混疊濾波；放大器用于對信號進行放大處理；衰減器能對信號進行衰減，抵消放大器的增益，保持信號大小不變。
[0031]本實施例的射頻前端可有多個，各個射頻前端的第三衰減器連接至信號預處理單元中對應的模數轉換器。
[0032]如圖5所示，是短波信號監測裝置在另一實施例中的結構示意圖；
[0033]射頻前端11通過模擬信號接口 128連接至模數轉換器121，射頻前端11將短波信號進行增益控制后，通過模擬信號接口 128傳輸至模數轉換器121，由模數轉換器121將其轉換為數字信號；
[0034]模數轉換器121連接FPGA129，將數字信號發送到FPGA129 ;模數轉換器121還連接一采樣時鐘電路212，用于為模數轉換器121提供采樣頻率和時鐘；
[0035]FPGA129還連接FPGA配置芯片291 ;FPGA配置芯片291用于為FPGA129配置參數；
[0036]FPGA129通過PCI控制接口 125連接至PCI處理器126 ;數字信號在FPGA129中進行數字下變頻處理，通過PCI控制接口 125由PCI處理器126發送到上位機13 ；
[0037]具體的，FPGA129還通過模擬控制接口 127連接至射頻前端11，上位機13可通過PCI處理器126、PCI控制接口 125、FPGA129,由FPGA129通過模擬控制接口控制射頻前端11。
[0038]PCI控制接口 125還連接一 PCI時鐘電路251，用于為PCI處理器126提供時鐘信號；PCI處理器還連接一電源模塊261，用于為系統提供電源。
[0039]本實用新型短波信號監測裝置，短波信號經天線進入射頻前端，在射頻前端中，射頻前端能對短波信號進行抗混疊低通濾波處理、放大以及增益控制等信號處理后，通過模擬信號接口將處理后的短波信號發生至所述模數轉換器，由模數轉換器將模擬短波信號轉換為數字信號，接著數字信號通過模數轉換控制接口進入數字下變頻處理器，數字下變頻處理器對數字信號進行數字下變頻處理，之后由核心控制器轉發，通過PCI控制接口傳輸至所述PCI處理器，由所述PCI處理器傳輸到所述上位機，核心控制器通過模擬控制接口連接至射頻前端，上位機可依次通過PCI處理器和核心控制器控制射頻前端，實現對短波信號的監測。
[0040]以上所述實施例僅表達了本實用新型的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本實用新型專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干變形和改進，這些都屬于本實用新型的保護范圍。因此，本實用新型專利的保護范圍應以所附權利要求為準。
【權利要求】
1.一種短波信號監測裝置，其特征在于，包括射頻前端、信號預處理單元和上位機； 所述信號預處理單元包括模數轉換器、數字下變頻處理器、核心控制器和PCI處理器； 所述射頻前端通過模擬信號接口連接至所述模數轉換器，所述模數轉換器通過模數轉換控制接口連接至所述數字下變頻處理器，所述數字下變頻處理器連接至所述核心控制器，所述核心控制器通過PCI控制接口連接至所述PCI處理器，所述PCI處理器連接到所述上位機，所述核心控制器還通過模擬控制接口連接至射頻前端。
2.根據權利要求1所述的短波信號監測裝置，其特征在于，所述信號預處理單元包括FPGA，所述FPGA集成有所述模數控制接口、所述數字下變頻處理器、所述核心控制器、所述PCI控制接口。
3.根據權利要求1所述的短波信號監測裝置，其特征在于，所述射頻前端包括依次連接的第一帶通濾波器、第一放大器、第一衰減器、功放器、數控衰減器、第二放大器、第二衰減器、第三放大器和第二帶通濾波器，所述第二帶通濾波器連接至信號輸出端； 所述功放器還連接第三衰減器，所述第三衰減器通過模擬信號接口連接至所述模數轉換器。
4.根據權利要求1所述的短波信號監測裝置，其特征在于，所述信號預處理單元還包括采樣時鐘電路，所述采樣時鐘電路連接至所述模數轉換器。
5.根據權利要求2所述的短波信號監測裝置，其特征在于，所述信號預處理單元還包括PCI時鐘電路，所述PCI時鐘電路連接至所述FPGA和所述PCI控制接口。
6.根據權利要求2所述的短波信號監測裝置，其特征在于，所述FPGA還通過存儲器控制接口連接一存儲器。
7.根據權利要求1所述的短波信號監測裝置，其特征在于，所述PCI處理器還連接一電源模塊。
【文檔編號】H04B17/00GK204156873SQ201420502648
【公開日】2015年2月11日 申請日期:2014年9月2日 優先權日:2014年9月2日
【發明者】肖志力, 年夫清, 陸婷婷, 高紅佳 申請人:廣州山鋒測控技術有限公司