一種分數階次不同的含x方的Qi混沌切換系統電路的制作方法
【專利摘要】本實用新型提供一種分數階次不同的含x方的Qi混沌切換系統電路，利用運算放大器U1、運算放大器U2及電阻和電容構成反相加法器和不同階次的分數階反相積分器，利用乘法器U3、乘法器U4和乘法器U6實現乘法運算，利用模擬開關U5實現模擬信號的選擇輸出，所述運算放大器U1和運算放大器U2采用LF347D，所述乘法器U3、乘法器U4和乘法器U6采用AD633JN，所述模擬開關U5采用ADG888，所述運算放大器U1連接乘法器U3、乘法器U4、乘法器U6和模擬開關U5，所述運算放大器U2連接乘法器U3、乘法器U6和模擬開關U5，所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器U2，所述模擬開關U5連接運算放大器U1和運算放大器U2，所述乘法器U6連接運算放大器U1,提出了一個新型的混沌系統的新型切換電路，這對增加混沌系統切換的類型及這種混沌系統應用于工程實踐提供了一種新思路。
【專利說明】-種分數階次不同的含X方的Qi混沌切換系統電路 【技術領域】
[〇〇〇1] 本實用新型涉及一個混沌系統及電路實現，特別涉及一種分數階次不同的含X方 的Qi混沌切換系統電路。 【背景技術】
[0002] 目前，己有的切換混沌系統的電路主要包括混沌系統中不同線性項或非線性項的 之間的切換，以及基于這2種切換模式的分數階形式，關于不同階次的分數階混沌系統的 切換電路還沒有被提出，本實用新型提出了一種分數階次不同的含X方的Qi混沌切換系統 電路，本實用新型提出了一個新型的混沌系統的新型切換電路，這對增加混沌系統切換的 類型及這種混沌系統應用于工程實踐提供了一種新思路。
【發明內容】
[0003] 本實用新型要解決的技術問題是提供一種分數階次不同的含X方的Qi混沌切換 系統方法及電路，本實用新型采用如下技術手段實現發明目的：
[0004] 一種分數階次不同的含X方的Qi混沌切換系統電路，其特征是在于：
[0005] (1) -種分數階次不同的含X方的Qi混沌切換系統為：
[0006]
【權利要求】
1. 一種分數階次不同的含X方的Qi混沌切換系統電路，其特征是在于， (1) 一種分數階次不同的含X方的Qi混沌切換系統為：
(2) 根據分數階次不同的含X方的Qi混沌切換系統構造模擬電路系統，利用運算放大 器U1、運算放大器U2及電阻和電容構成反相加法器和不同階次的分數階反相積分器，利用 乘法器U3、乘法器U4和乘法器U6實現乘法運算，利用模擬開關U5實現模擬信號的選擇輸 出，所述運算放大器U1和運算放大器U2采用LF347D，所述乘法器U3、乘法器U4和乘法器 U6采用AD633JN，所述模擬開關U5采用ADG888,所述運算放大器U1連接乘法器U3、乘法器 U4、乘法器U6和模擬開關U5,所述運算放大器U2連接乘法器U3、乘法器U6和模擬開關U5， 所述乘法器U3連接運算放大器U1，所述乘法器U4連接運算放大器U2，所述模擬開關U5連 接運算放大器U1和運算放大器U2,所述乘法器U6連接運算放大器U1 ; 所述運算放大器U1的第1引腳通過電阻R3與運算放大器U1的第2引腳相接，通過電 阻R8與運算放大器U1的第6引腳相接，運算放大器U1的第3、5、10、12引腳接地，第4引腳 接VCC，第11引腳接VEE，運算放大器U1的第6引腳通過電阻Ryll與電容Cyll的并聯，接 電阻Ryl2與電容Cyl2的并聯，再接電阻Ryl3與電容Cyl3的并聯后，再接模擬開關U5的 第7引腳，通過電阻Ry21與電容Cy21的并聯，接電阻Ry22與電容Cy22的并聯，再接電阻 Ry23與電容Cy23的并聯后，再接模擬開關U5的第5引腳，運算放大器U1的第7引腳通過 電阻R2接運算放大器U1的第13引腳，通過電阻R4接運算放大器U1的第6引腳，接乘法 器U6的第1引腳，運算放大器U1的第8引腳通過電阻R5接運算放大器U1的第2引腳，通 過電阻R6接運算放大器U1的第9引腳，接運算放大器U2的第2引腳，接乘法器U3的第1 引腳，接乘法器U4的第1、3引腳，運算放大器U1的第9引腳通過電阻Rxll與電容Cxll的 并聯，接電阻Rxl2與電容Cxl2的并聯，再接電阻Rxl3與電容Cxl3的并聯后，再接模擬開關 U5的第2引腳，通過電阻Rx21與電容Cx21的并聯，接電阻Rx22與電容Cx22的并聯，再接 電阻Rx23與電容Cx23的并聯后，再接模擬開關U5的第4引腳，運算放大器U1的第14引 腳通過電阻R1接運算放大器U1的第13引腳，通過電阻R7接運算放大器U1的第9引腳； 所述運算放大器U2的第6、7引腳懸空，所述運算放大器U2的第3、5、10、12引腳接地， 第4引腳接VCC，第11引腳接VEE，運算放大器U2的第1引腳通過電阻R14和R15的串聯 接地，通過R14接模擬開關U5的第8、9引腳，運算放大器U2的第8引腳通過電阻R12接 運算放大器U2的第9引腳，接乘法器U3的第3引腳，接乘法器U6的第3引腳，運算放大 器U2的第9引腳通過電阻Rzll與電容Czll的并聯，接電阻Rzl2與電容Czl2的并聯，再 接電阻Rzl3與電容Czl3的并聯后，再接模擬開關U5的第10引腳，通過電阻Rz21與電容 Cz21的并聯，接電阻Rz22與電容Cz22的并聯，再接電阻Rz23與電容Cz23的并聯后，再接 模擬開關U5的第12引腳，運算放大器U2的第14引腳通過電阻R11接運算放大器U2的第 13引腳，通過電阻R13接運算放大器U2的第9引腳； 所述乘法器U3的第1引腳接運算放大器U1的第8引腳，第3引腳接運算放大器U2的 第8引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R9接運算放大器U1的 第6引腳，第8引腳接VCC; 所述乘法器U4的第1引腳接運算放大器U1的第8引腳，第3引腳接運算放大器U1的 第7引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R10接運算放大器U2 的第13引腳，第8引腳接VCC; 所述模擬開關U5的第1引腳接VCC，第16引腳接地，第13、14、15引腳懸空，第3引腳 接運算放大器U1的第8引腳，第6引腳接運算放大器U1的第7引腳，第11引腳接運算 放大器U2的第8引腳； 所述乘法器U6的第1引腳接運算放大器U1的第7引腳，第3引腳接運算放大器U2的 第8引腳，第2、4、6引腳均接地，第5引腳接VEE，第7引腳通過電阻R16接運算放大器U1 的第13引腳，第8引腳接VCC。
【文檔編號】H04L9/00GK203872186SQ201420120154
【公開日】2014年10月8日 申請日期:2014年3月18日 優先權日:2014年3月18日
【發明者】張若洵, 吳明君, 趙振宇 申請人:邢臺學院, 濱州學院