一種改善直接鎖相調頻發射器fsk調制特性的數字處理裝置制造方法
【專利摘要】本發明提供了一種改善直接鎖相調頻發射器FSK調制特性的數字處理裝置，濾波緩沖模塊接收外部數字基帶信號時鐘fs和外部數字基帶信號，經移位寄存器濾波緩存后分別輸出至倍頻模塊和編碼模塊；倍頻模塊接收濾波緩沖模塊濾波后的時鐘，經倍頻模塊內鎖相環倍頻后輸出倍頻后的時鐘nfs至編碼模塊；編碼模塊接收濾波緩沖模塊濾波后的數字基帶信號，輸出編碼后的數字基帶信號至直接鎖相調頻發射器中壓控振蕩器的電壓調諧端，實現FSK調制。本發明可以使直接鎖相調頻發射器對低碼率的數字基帶信號進行FSK調制，不受環路濾波器帶寬限制。
【專利說明】-種改善直接鎖相調頻發射器FSK調制特性的數字處理裝 CP3
【技術領域】
[0001] 本發明涉及數字信號處理技術，尤其是對用直接鎖相調頻發射器實現FSK調制前 的數字基帶信號進行處理的一種裝置。
【背景技術】
[0002] 公知的直接鎖相調頻發射器，除了可以傳輸模擬基帶信號外，也可以用作FSK調 制發射器，用來傳輸數字基帶信號。用作FSK調制的直接鎖相調頻發射器，要求待傳輸的數 字基帶信號的最低頻率分量高于鎖相環的環路濾波器帶寬3倍以上。這就使直接鎖相調頻 發射器的環路濾波器帶寬必須低至幾十赫茲，甚至幾赫茲。直接鎖相調頻發射器的環路濾 波器帶寬越低，其抗振動性能越差，為滿足直接鎖相調頻發射器抗振動性能的指標要求，需 要直接鎖相調頻發射器具有較寬的環路濾波器帶寬。
【發明內容】
[0003] 為了克服現有技術的不足，本發明提供一種數字信號處理裝置，可以使直接鎖相 調頻發射器對低碼率的數字基帶信號進行FSK調制，不受環路濾波器帶寬限制。
[0004] 本發明解決其技術問題所采用的技術方案是：包括濾波緩沖模塊、倍頻模塊和編 碼模塊。
[0005] 所述的濾波緩沖模塊接收外部數字基帶信號時鐘fs和外部數字基帶信號，經移 位寄存器濾波緩存后分別輸出至倍頻模塊和編碼模塊；
[0006] 所述的倍頻模塊接收濾波緩沖模塊濾波后的時鐘，經倍頻模塊內鎖相環倍頻后輸 出倍頻后的時鐘nfs至編碼模塊；
[0007] 所述的編碼模塊接收濾波緩沖模塊濾波后的數字基帶信號，輸出編碼后的數字基 帶信號至直接鎖相調頻發射器中壓控振蕩器的電壓調諧端，實現FSK調制。
[0008] 所述的編碼模塊通過兩組碼長為n的已知序列對外部數字基帶信號的0或1進行 編碼，編碼后的數字基帶信號的碼率為nfs，且滿足
【權利要求】
1. 一種改善直接鎖相調頻發射器FSK調制特性的數字處理裝置，包括濾波緩沖模塊、 倍頻模塊和編碼模塊，其特征在于：所述的濾波緩沖模塊接收外部數字基帶信號時鐘fs和 外部數字基帶信號，經移位寄存器濾波緩存后分別輸出至倍頻模塊和編碼模塊；所述的倍 頻模塊接收濾波緩沖模塊濾波后的時鐘，經倍頻模塊內鎖相環倍頻后輸出倍頻后的時鐘 nfs至編碼模塊；所述的編碼模塊接收濾波緩沖模塊濾波后的數字基帶信號，輸出編碼后 的數字基帶信號至直接鎖相調頻發射器中壓控振蕩器的電壓調諧端，實現FSK調制。
2. 根據權利要求1所述的改善直接鎖相調頻發射器FSK調制特性的數字處理裝置，其 特征在于：所述的編碼模塊通過兩組碼長為η的已知序列對外部數字基帶信號的O或1進 行編碼，編碼后的數字基帶信號的碼率為nfs，且滿足^ >Pfauρ彡3,其中，為在鎖 2/77 相環環路相位裕量45°時直接鎖相調頻發射器環路濾波器帶寬，m為兩組碼長為η的已知 序列的連接組合后，其內最長的連〇或連1碼元個數和。
3. 根據權利要求1所述的改善直接鎖相調頻發射器FSK調制特性的數字處理裝置，其 特征在于：所述的濾波緩沖模塊、倍頻模塊和編碼模塊集成在FPGA芯片內部。
【文檔編號】H04L25/03GK104468442SQ201410627434
【公開日】2015年3月25日 申請日期:2014年11月10日 優先權日:2014年11月10日
【發明者】孫文友, 段哲民, 祝小平, 宋祖勛, 胡永紅, 張小林 申請人:西北工業大學