基于fpga的線陣ccd成像系統的圖像實時校正輸出方法
【專利摘要】本發明公開基于FPGA的線陣CCD成像系統的圖像實時校正輸出方法，包括：(1)PC主機向FPGA主控芯片發送掃描指令；(2)FPGA主控芯片控制CCD傳感器點亮，并控制CCD傳動模塊控制CCD傳感器采集圖像；同時，FPGA主控芯片中的算法模塊分別計算出兩個校正參數α和β；(3)CCD傳感器采集圖像數據，并將其傳輸至模數轉換器，模數轉換器將模擬信號轉換成數字信號，并傳輸到FPGA主控芯片中的算法模塊進行處理；(4)算法模塊計算出所有光敏單元校正后的灰度值；(5)FPGA主控芯片將各個光敏單元各自校正后的灰度值傳輸至PC主機進行處理，形成完整的圖像后顯示。本發明設計合理，處理速度快、成像精度高。
【專利說明】基于FPGA的線陣CCD成像系統的圖像實時校正輸出方法
【技術領域】
[0001] 本發明涉及一種圖像輸出方法，具體涉及的是一種基于FPGA的線陣C⑶成像系統 的圖像實時校正輸出方法。
【背景技術】
[0002] CCD (Charge Coupled Device)圖像傳感器成像方案在光電檢測和圖像采集中得 到了廣泛的應用。由于CCD光敏元件的生產工藝導致響應度不一致，會使得掃描圖像灰度 值產生非均勻變化，嚴重影響圖像的采集質量。即便生產工藝的影響可以忽略，光照的不均 勻也會對掃描的圖片產生影響，所以非常有必要對掃描圖像的灰度進行校正。現有的已經 提出的方法中主要有基于上位機軟件來實現校正，如有些學者提出了射線數字成像檢測系 統不均勻性分析與校正和多路C⑶成像非一致性動態校正方法進行校正，但是這些方案的 運算量較大，校正耗時較長，影響了整個系統的實時性。也有使用硬件方式來實現校正的， 比如FPGA+DSP的方案，但是這種方案會使系統結構過于復雜。所以現在使用最多的方法是 使用現場可編程門陣列（FPGA)來完成圖像的校正。
[0003] 然而，在現有的線陣CCD光電設備中，如：線陣CCD相機和多CCD拼接大幅面 掃描儀等，多采用掃描頻率為2000行每秒的CCD器件，在大幅面采集系統中，如一張 12720X5297幅面的圖片，用現有的方法實現校正耗時平均值約50ms，這樣的延時不能滿 足系統的要求。而在連續采圖過程中如果圖片的校正耗時過長，會導致整個系統的實時性 降低。雖然CCD的性能指標可以達到很高，但是一個系統的性能是由耗時最多的模塊所決 定的，以多CCD大幅面掃描儀為例，雖然使用了掃描頻率為2000行每秒的CCD，同時配合 DDR2 (Double Data Rate2)高速緩存來傳輸圖像，但是圖片校正耗時是提升系統的瓶頸，限 制著系統整體指標的提高，而且當圖片的尺寸變大之后，上面的問題會越來越突出。不僅 是圖像掃描設備中存在上述的問題，在自動化在線檢測系統中，如PCB(Printed Circuit Board)自動外觀檢查機等，對速度要求很高的場合也是不能接受軟件校正所帶入的耗時 的。
[0004] 綜上所述，有必要對現有的硬件校正方法進行改進，使得輸出的圖像質量滿足要 求。
【發明內容】
[0005] 本發明的目的在于提供一種基于FPGA的線陣C⑶成像系統的圖像實時校正輸出 方法，主要解決現有的CCD成像系統由于校正方案不佳而導致其不能快速、高精度地輸出 圖像的問題。
[0006] 為了實現上述目的，本發明采用的技術方案如下：
[0007] 基于FPGA的線陣(XD成像系統的圖像實時校正輸出方法，其特征在于，包括以下 步驟：
[0008] (1)系統上電后，PC主機向FPGA主控芯片發送掃描指令；
[0009] (2)FPGA主控芯片接收指令后產生時鐘信號和控制信號，并控制(XD傳感器點亮， 并控制CCD傳動模塊按照PC主機要求的掃描模式控制CCD傳感器對掃描對象進行圖像采 集；同時，FPGA主控芯片中的算法模塊將純白和純黑兩種顏色作為標定點，并按照如下公 式分別計算出兩個校正參數α和β :
[0010]
【權利要求】
1. 基于FPGA的線陣(XD成像系統的圖像實時校正輸出方法，其特征在于，包括以下步 驟： (1) 系統上電后，PC主機向FPGA主控芯片發送掃描指令； (2) FPGA主控芯片接收指令后產生時鐘信號和控制信號，并控制CCD傳感器點亮，并控 制CCD傳動模塊按照PC主機要求的掃描模式控制CCD傳感器對掃描對象進行圖像采集；同 時，FPGA主控芯片中的算法模塊將純白和純黑兩種顏色作為標定點，并按照如下公式分別 計算出兩個校正參數α和β :
⑴ α +β = mX256 (2) 其中，W表示掃描純白色圖片的灰度值，其值為220, B表示純黑色圖片的灰度值，其值 為15, m表示一個小數點后保留三位的純小數；α為所得數據的整數部分，B為所得數據的 小數部分； (3) CCD傳感器采集掃描對象的圖像數據，并將該圖像數據傳輸至模數轉換器，模數轉 換器在FPGA主控芯片提供的轉換時鐘信號下，將CCD傳感器輸出的模擬信號轉換成數字信 號，并傳輸到FPGA主控芯片中的算法模塊進行處理； (4) 算法模塊對第一個光敏單元采用如下公式計算其校正后的灰度值Ai :
其中，X表不CCD傳感器實際米集的第一個光敏單兀的灰度值； (5) 重復步驟（4)，直至算法模塊將剩余的光敏單元校正后的灰度值A全部算出； (6) FPGA主控芯片將各個光敏單元各自校正后的灰度值A傳輸至PC主機進行處理，得 到完整的圖像，然后將圖像顯示。
2. 根據權利要求1所述的基于FPGA的線陣CCD成像系統的圖像實時校正輸出方法，其 特征在于，所述FPGA主控芯片的型號為Cyclone IV。
3. 根據權利要求1或2所述的基于FPGA的線陣CCD成像系統的圖像實時校正輸出方 法，其特征在于，所述步驟（2)中，所述m表示一個小數點后保留四位的純小數。
4. 根據權利要求3所述的基于FPGA的線陣CCD成像系統的圖像實時校正輸出方法，其 特征在于，所述步驟（2)中，兩個校正參數α和β計算得到后，FPGA主控芯片將二者存儲 到與其連接的flash存儲器中，在以后校正圖像數據時，直接從該flash存儲器中將兩個參 數α和β讀入到FPGA主控芯片內部的隨機存取存儲器中，并在傳輸圖像數據的同時將兩 個校正參數α和β輸入到算法模塊中。
【文檔編號】H04N1/60GK104113674SQ201410325157
【公開日】2014年10月22日 申請日期:2014年7月9日 優先權日:2014年7月9日
【發明者】陳仕隆, 張峰, 楊雷, 趙澤東, 呂坤 申請人:寧波摩視光電科技有限公司