通用射頻模塊及其控制方法
【專利摘要】本發明揭示了一種通用射頻模塊，包括多路射頻電路及數字電路組成，其中射頻電路包括通用接收通道電路和通用發射通道電路，而數字電路至少包括多個通用數字處理資源，其中該通用數字處理資源采用硬件抽象層技術將其接口進行抽象層接口封裝，該硬件抽象層接口包括接收通道和發射通道，其中一個通用數字處理資源的接口作為該通用射頻模塊的基本接口，負責接收系統下發的重構指令，并根據重構指令配置其他通用數字處理資源的硬件抽象層接口的地址參數，將其接收通道和發射通道的物理地址和邏輯地址進行重新映射。
【專利說明】通用射頻模塊及其控制方法
【【技術領域】】
[0001]本發明涉及軟件無線電領域，尤其涉及到綜合通信系統中通用射頻模塊及其控制方法，是一種采用硬件抽象層技術實現通用射頻模塊功能重構的方法。
【【背景技術】】
[0002]軟件無線電技術是通過硬件和軟件的結合使無線網絡和用戶終端具有可重配置能力。它供了一種建立多模式、多頻段、多功能無線設備的有效解決方案，可采用軟件編程實現對設備特性的動態配置。綜合通信系統是采用軟件無線電技術研制的一套通信系統。在系統內，實現基于某一種調制方式的數據通信功能稱為一個波形。綜合通信系統能夠支持多種波形的運行，并支持其他算法、調制方式的開發。綜合通信系統由通用射頻模塊、通用數字信號處理模塊、通用接口模塊等組成。
[0003]通用射頻模塊是綜合通信系統中實現射頻信號數字化功能、射頻接收和發射的通用硬件模塊，由多個相同的通用收發通道組成，支持多個波形的同時運行。其內部除包括了通用的射頻接收通道和發射通道外，還包括了多個通用處理器資源(FPGA)。該通用處理器資源負責與系統的數據收發處理，以及射頻通道的控制和參數配置。
【
【發明內容】
】
[0004]本發明的目的在于提供一種通用射頻模塊及其控制方法，通過采用硬件抽象層技術，對模塊接口進行地址編號和映射，通過對地址編號和映射關系的改變，實現通用射頻模塊的功能重構，減少模塊重 構的操作流程、操作時間和程序復雜度。
[0005]為實現上述目的，實施本發明的通用射頻模塊包括多路射頻電路及數字電路組成，其中射頻電路包括通用接收通道電路和通用發射通道電路，而數字電路至少包括多個通用數字處理資源，并且該通用數字處理資源采用硬件抽象層技術，將該通用數字處理資源的接口進行抽象層接口封裝，對每個接口進行物理地址和邏輯地址的配置，該硬件抽象層接口包括接收通道和發射通道，并指定其中一個通用數字處理資源的接口作為該通用射頻模塊的基本接口，負責接收系統下發的重構指令，并根據重構指令配置其他通用數字處理資源的硬件抽象層接口的地址參數，將其接收通道和發射通道的物理地址和邏輯地址進行重新映射。
[0006]為實現上述目的，實施本發明的通用射頻模塊的控制方法，其中該通用射頻模塊包括多路射頻電路及數字電路組成，其中射頻電路包括通用接收通道電路和通用發射通道電路，而數字電路至少包括多個通用數字處理資源，其中該通用射頻模塊的控制方法控制將該多個通用數字處理資源的接口采用硬件抽象層技術封裝，該硬件抽象層接口包括接收通道和發射通道，并指定一個通用數字處理資源的接口作為該通用射頻模塊的基本接口負責接收系統下發的重構指令，設置其他通用數字處理資源的硬件抽象層接收接口的物理地址和邏輯地址為變量，該指定的通用數字處理資源根據重構指令配置其他通用數字處理資源的硬件抽象層接口的地址參數，將其接收通道和發射通道的物理地址和邏輯地址進行重新映射。
[0007]與現有技術相比較，本發明采用硬件抽象層接口封裝通用數字處理資源的SRIO接口，并且通過一路硬件抽象層接口用于負責接收重構指令，而其它硬件抽象層端口的物理地址和邏輯地址參數設置為變量，通用硬件資源的程序根據重構指令，變更其地址參數和映射關系，如此通用硬件資源的程序根據重構指令，配置射頻通道，實現功能重構。如此可以實現在不重新加載程序的情況下，完成通用射頻模塊的功能重構，可減少模塊部分硬件設計，從而減少通用射頻模塊的設計開支與生產周期。同時采用對物理地址和邏輯地址重新映射的方法，可有效減少通用處理資源上程序的復雜度，降低軟件開發成本，節省開發時間，并且采用硬件抽象層技術實現通用射頻模塊的功能重構，可以使該模塊更易滿足不同用戶的開發、使用需求，提高該模塊的硬件適應性。
【【專利附圖】
【附圖說明】】
[0008]圖1為實施本發明的通用射頻模塊的系統結構示意圖。
[0009]圖2為實施本發明的通用射頻模塊數字通道重構地址變化示意圖。
[0010]圖3為實施本發明的通用射頻模塊射頻通道重構示意圖。
【【具體實施方式】】
[0011]本發明的核心在于采用硬件抽象層技術，即采用軟件封裝底層硬件接口，上層軟件直接以函數的形式使用該接口。本發明將通用射頻模塊的通用數字處理資源的高速串行總線接口(SRIO)封裝為硬件抽象層接口，對該硬件抽象層接口的物理地址(PD)和邏輯地址(LD)兩個參數進行配置。當系統需要向某個硬件抽象層接口發送數據時，只需填寫好信宿端口的H)和LD參數，調用該函數即可。本發明通過采用硬件抽象層技術，結合其自身的地址編號、映射關系，可以實現對通用射頻模塊的重構。
[0012]請參閱圖1所示，為實施本發明的通用射頻模塊的系統結構示意圖。該通用射頻模塊由N路功能和性能相同的射頻電路、數字電路組成。其中射頻電路包括通用接收通道電路和通用發射通道電路。射頻電路主要實現超外差式的信號上、下變頻以及信號濾波、放大等功能。數字電路包括AD、DA子模塊和通用處理資源(或稱為通用數字處理器，如FPGA)。其中AD子模塊主要實現射頻信號的AD采樣，DA子模塊主要實現DA數據的模擬化輸出，通用數字處理資源設有多個，其中指定一個(如圖1中的通用處理資源O)負責接收外部重構指令，并對其它通用數字處理資源(如通用處理資源1、2等)進行參數配置。上述的其它通用數字處理資源(如通用處理資源1、2等)功能相同，負責將AD采樣數據進行處理后通過硬件抽象層接口送出，將接收到的DA數據進行處理后送給DA子模塊處理，并且對對應的射頻通道進行參數配置和通道切換控制。
[0013]實施本發明的通用射頻模塊中的通用數字處理資源引入硬件抽象層技術，將通用數字處理資源的高速串行總線接口(SRIO)封裝為硬件抽象層接口。該硬件抽象層接口包括接收通道和發射通道，接收通道需要配置自身的物理地址ro和邏輯地址LD，參數分別定義為PDs和LDs，關系為ros = LDs0發射通道需要配置信宿接口的物理地址H)和邏輯地址LD，參數定義為PDf和LDf，關系為PDf = LDf。
[0014]將負責重構的通用數字處理資源編號為0，硬件抽象層接口的物理地址和邏輯地址配置為rosO和LDsO，并且PDsO = LDsO。編號O的硬件抽象層接口地址參數是固定不變的，而設置其他通用數字處理資源的硬件抽象層接收接口的物理地址和邏輯地址為變量，范圍為rosi?rosN和LDsi?rosN。硬件抽象層發射接口中信宿接口的地址同樣定義為參數變量，對應關系為rofn = LDfn，其中η = I?N。其中通用數字處理資源的編號和地址參數編號之間并無對應關系。
[0015]在工作時，系統向硬件抽象層接口 O發送重構命令。通用處理資源O根據重構指令，配置其余通用處理資源I?N的硬件抽象層接口 I?N的地址參數，將其接收通道和發射通道的物理地址和邏輯地址進行重新映射。根據LD和H)的重配置，系統硬件抽象層接口接收數據來源和發射數據信宿將發生變化，從而實現重構。
[0016]請參閱圖2所示，為為實施本發明的通用射頻模塊數字通道重構地址變化示意圖，例如射頻通用模塊硬件抽象層接口 I和2的接收通道物理地址和邏輯地址分別為rosi=LDsl、PDs2 = LDs2。重構后接口 I和2的地址相應變為PDs2 = LDs2, PDsl = LDs2。此時，原接口 I的接收的數據會被接口 2接收，原接口 2接收的數據被接口 I接收。因此實現了數字接收通道的重構。類似的，接口 I和接口 2發射接口地址參數進行重構后，發射數據的目的地也會相應改變，實現數字發射通道的重構。
[0017]請參閱圖3所示，為實施本發明的通用射頻模塊射頻通道重構示意圖。在通用射頻模塊重構后，各個通用處理資源會重新配置射頻電路的控制參數，實現對應通道的功能。例如原射頻接收通道I和接收通道2其工作頻率分別為Π和f2，濾波器帶寬分別為BWl和Bff20重構后其工作頻率相應變為f2和fl、BW2和BWl，實現重構。發射通道與接收通道類似，可實現重構。
[0018]與現有技術相比較，本發明采用硬件抽象層接口封裝SRIO接口，并且通過I路硬件抽象層接口用于負責接收重構指令，而其它硬件抽象層端口的物理地址和邏輯地址參數設置為變量，通用硬件資源的程序根據重構指令，變更其地址參數和映射關系，如此通用硬件資源的程序根據重構指令，配置射頻通道，實現功能重構。如此可以實現在不重新加載程序的情況下，完成通用射頻模塊的功能重構，可減少模塊部分硬件設計，從而減少通用射頻模塊的設計開支與生產周期。同時采用對物理地址和邏輯地址重新映射的方法，可有效減少通用處理資源上程序的復雜度，降低軟件開發成本，節省開發時間，并且采用硬件抽象層技術實現通用射頻模塊的功能重構，可以使該模塊更易滿足不同用戶的開發、使用需求，提高該模塊的硬件適應性。
[0019]可以理解的是，對本領域普通技術人員來說，可以根據本發明的技術方案及其發明構思加以等同替換或改變，而所有這些改變或替換都應屬于本發明所附的權利要求的保護范圍。
【權利要求】
1.一種通用射頻模塊，包括多路射頻電路及數字電路組成，其中射頻電路包括通用接收通道電路和通用發射通道電路，而數字電路至少包括多個通用數字處理資源，其特征在于:該通用數字處理資源采用硬件抽象層技術將其接口進行抽象層接口封裝，該硬件抽象層接口包括接收通道和發射通道，其中一個通用數字處理資源的接口作為該通用射頻模塊的基本接口，負責接收系統下發的重構指令，并根據重構指令配置其他通用數字處理資源的硬件抽象層接口的地址參數，將其接收通道和發射通道的物理地址和邏輯地址進行重新映射。
2.如權利要求1所述的通用射頻模塊，其特征在于:該通用數字處理資源的接口為高速串行總線接口。
3.一種通用射頻模塊的控制方法，其中該通用射頻模塊包括多路射頻電路及數字電路組成，其中射頻電路包括通用接收通道電路和通用發射通道電路，而數字電路至少包括多個通用數字處理資源，其特征在于:該通用射頻模塊的控制方法控制將該多個通用數字處理資源的接口采用硬件抽象層技術封裝，該硬件抽象層接口包括接收通道和發射通道，并指定一個通用數字處理資源的接口作為該通用射頻模塊的基本接口負責接收系統下發的重構指令，設置其他通用數字處理資源的硬件抽象層接收接口的物理地址和邏輯地址為變量，該指定的通用數字處理資源根據重構指令配置其他通用數字處理資源的硬件抽象層接口的地址參數，將其接收通道和發射通道的物理地址和邏輯地址進行重新映射。
4.如權利要求3所述的通用射頻模塊，其特征在于:該通用數字處理資源的接口為高速串行總線接口。
【文檔編號】H04B1/40GK103986494SQ201410199110
【公開日】2014年8月13日 申請日期:2014年5月12日 優先權日:2014年5月12日
【發明者】朱會柱, 沈聰, 何俊婷, 吳敏, 李裕 申請人:中國航空無線電電子研究所