電流放大器及使用該電流放大器的發射器的制造方法
【專利摘要】本發明提供一種電流放大器及使用該電流放大器的發射器。該電流放大器包含：第一晶體管，具有耦接于前級電路的柵極、耦接于電流源的漏極以及偏置為恒壓電平的源極；第二晶體管，具有源極、漏極和耦接于該電流源的柵極；第一阻抗電路，耦接于該第一晶體管的柵極與該第二晶體管的源極之間；以及第二阻抗電路，耦接于該第二晶體管的源極與接地端之間；其中該電流放大器從該前級電路接收輸入電流并在該第二晶體管的漏極產生輸出電流。需注意的是沒有電流源連接至該第一晶體管的源極，本發明可降低數模轉換器的輸出擺幅，而不影響傳輸效率。
【專利說明】電流放大器及使用該電流放大器的發射器
【【技術領域】】
[0001 ] 本發明關于電流放大器及使用該電流放大器的發射器。
【【背景技術】】
[0002]如今，在現代通信系統中出現了高數據率及遠距離傳輸的需求。因此，高速及高線性發射器越來越重要。電流驅動(current-steering)數模轉換器(digital-to-analogconverter, DAC)是實現高速及高分辨率發射器的一個好的候選,但是難以設計出單一電流模式的DAC,在高工作頻率上以大的輸出擺幅(output swing)及輕度失真滿意地運作。
【
【發明內容】
】
[0003]有鑒于此，本發明提供一種電流放大器以及使用該電流放大器的發射器。
[0004]依據本發明一實施例，提供一種電流放大器，包含至少兩個晶體管和至少兩個阻抗電路。第一晶體管，具有耦接于前級電路的柵極、耦接于電流源的漏極以及偏置為恒壓電平的源極；第二晶體管具有源極、漏極和耦接于該電流源的柵極；第一阻抗電路，耦接于該第一晶體管的柵極與該第二晶體管的源極之間；以及第二阻抗電路，耦接于該第二晶體管的源極與接地端之間；其中該電流放大器從該前級電路接收輸入電流并在該第二晶體管的漏極產生輸出電流。請注意，沒有電流源連接至該第一晶體管的源極。
[0005]此外，在本發明另一實施例中，本發明提供一種發射器，包含該電流放大器和單端數模轉換器。該單端數模轉換器的單一輸出具有耦接至該電流放大器的該第一晶體管的柵極。該發射器的設計為單端設計。
[0006]在另一實施例中，提供另一種電流放大器，包含至少四個晶體管和至少四個阻抗電路。第一-第一晶體管，具有耦接于前級電路正極輸出端的柵極、耦接于第一電流源的漏極以及偏置為恒壓電平的源極；第一-第二晶體管，具有源極、漏極和耦接于該第一電流源的柵極；第一-第一阻抗電路，耦接于該第一-第一晶體管的柵極與該第一-第二晶體管的源極之間；第一-第二阻抗電路，耦接于該第一-第二晶體管的源極與接地端之間;第二-第一晶體管，具有耦接于該前級電路負極輸出端的柵極、耦接于第二電流源的漏極以及偏置為恒壓電平的源極；第二 -第二晶體管，具有具有源極、漏極和耦接于該第二電流源的柵極；第二 -第一阻抗電路，耦接于該第二 -第一晶體管的柵極與該第二 -第二晶體管的源極之間；第二-第二阻抗電路，耦接于該第二-第二晶體管的源極與該接地端之間；依據該結構，該電流放大器在該第一-第一晶體管的柵極和該第二-第一晶體管的柵極分別從該前級電路接收正輸入電流和負輸入電流，并在該第一-第二晶體管的漏極和該第二-第二晶體管的漏極分別產生負輸出電流和正輸出電流。請注意，沒有電流源連接至該第一-第一晶體管的源極且沒有電流源連接至該第二-第一晶體管的源極。
[0007]此外，在另一示范性實施例中，提供一種發射器，包含該另一種電流放大器和差分數模轉換器。該差分數模轉換器具有耦接至該電流放大器的該第一-第一晶體管的柵極的正輸出端以及耦接至該電流放大器的該第二-第一晶體管的柵極的負輸出端。該發射器為差分結構。
[0008]上述電流放大器及使用該電流放大器的發射器中，電流放大器可降低數模轉換器的輸出擺幅，而不影響傳輸效率。
【【專利附圖】
【附圖說明】】
[0009]圖1為依據本發明示范性實施例的電流放大器；
[0010]圖2為單端設計發射器200 ；
[0011]圖3A至圖3C為依據本發明示范性實施例的多個電流放大器，其中提供的晶體管M3的柵極具有偏執電壓Vb，其源極耦接至晶體管Ml的漏極，以及其漏極與晶體管M2的柵極一起稱接至電流源CS ；
[0012]圖4A為為依據本發明示范性實施例的偽差分結構的電流放大器；
[0013]圖4B為依據本發明另一示范性實施例的偽差分結構的電流放大器；
[0014]圖5為差分結構的發射器500。
【【具體實施方式】】
[0015]圖1為依據本發明示范性實施例的電流放大器，包含至少兩個晶體管Ml和M2以及至少兩個阻抗電路Zi和Zs。晶體管Ml的柵極通過節點X稱接于前級電路(former-stagecircuit)。如圖所示，前級電路為電流放大器提供輸入電流Iin。此外，晶體管Ml的漏極耦接于電流源(簡化為阻抗元件Zo)且源極的偏置電壓為恒定電壓電平(例如接地，但不限于此)。晶體管M2的柵極耦接于電流源(Zo)并有一源極和漏極。阻抗電路Zi耦接在晶體管Ml的柵極與晶體管M2的源極之間。阻抗電路Zs耦接在晶體管M2的源極與接地端之間。根據接收到的輸入電流Iin，電流放大器在晶體管M2的漏極產生輸出電流Ιο。負載阻抗Π可耦接于晶體管M2的漏極，因此輸出電流1可被轉換為電壓值。
[0016]請注意，沒有電流源連接至晶體管Ml的源極。晶體管Ml源極的電壓電平以一恒定偏置電壓保持不變，而不是共模(common mode)偏置設計。因此，所揭露的電流放大器在單端(single ended)應用中運作良好。
[0017]圖2為單端設計發射器200。發射器200包含圖1的電流放大器以及單端數模轉換器202。單端數模轉換器202的單一輸出耦接于電流放大器的晶體管Ml的柵極。通過節點X，單端數模轉換器202為電流放大器提供輸入電流Iin，并且由電流放大器產生單一輸出電流1并耦合至負載阻抗Π以進行電流至電壓變換。當應用至傳輸操作時，因為在電流放大器的晶體管Ml的源極不需要有源設備，所以由圖1的電流放大器實現了低噪聲及高帶寬。
[0018]圖3A至圖3C為依據本發明示范性實施例的多個電流放大器，其中提供的晶體管M3的柵極具有偏執電壓Vb、源極耦接至晶體管Ml的漏極、以及漏極與晶體管M2的柵極一起耦接至電流源CS。
[0019]在圖3A中，電阻Ri耦接在晶體管Ml的柵極與晶體管M2的源極之間以實施圖1的阻抗電路Zi，以及電阻Rs耦接在晶體管M2的源極與接地端之間以實施圖1的阻抗電路Zs0由于Ml，M2，CS，Ri以及Rs形成的反饋網絡，不論多大的輸入電流Iin注入到節點X，Ml的柵極電壓都幾乎保持恒定。這意味著所揭露的電流放大器具有小的輸入阻抗。Ri兩端的電壓隨Iin和1=-(l+Ri/Rs)*Iin而變化。通過改變Ri和Rs的電阻值，電流放大器的電流增益為可控制的。與需要額外有源設備用于共模偏置的傳統電流放大器相比，本電路設計更加簡單。
[0020]與圖3A相比，圖3B進一步包含了電容Ci，與電阻Ri并聯連接。并聯連接的Ri和Ci形成圖1的阻抗電路Zi，作為低通濾波器。
[0021]與圖3A相比，圖3C進一步包含了電容Cs，與電阻Rs并聯連接。并聯連接的Rs和Cs形成圖1的阻抗電路Zs，作為高通濾波器。
[0022]圖3A至圖3C的阻抗電路的實施方式不意味著本發明范圍的限制。舉例來說，通過使用并聯連接的電阻和電容配對以實現阻抗電路Zi以及使用并聯連接的電阻和電容配對以實現阻抗電路Zs，可提供帶通功能。
[0023]此外,基于圖1的電路，揭露了一種偽差分(pseudo differential)電流放大器。
[0024]圖4A為依據本發明示范性實施例的偽差分結構的電流放大器。首先，討論圖4A電路的右邊部分。晶體管Mll的柵極耦接于前級電路的正極輸出端，用以接收正輸入電流Iin+，其漏極耦接于電流源CS1，其源極偏置電壓為恒定電壓電平(例如接地，但不限于此)。晶體管M12的柵極耦接于電流源CS1，并具有一源極和漏極。阻抗電路Zll耦接在晶體管Mll的柵極與晶體管M12的源極之間。阻抗電路Z12耦接在晶體管M12的源極與接地端之間。晶體管M13為可選的，其柵極的偏置電壓為偏壓Vb，其源極耦接于晶體管Mll的漏極，其漏極與晶體管M12的柵極一起耦接于電流源CSl。在晶體管M12的漏極產生負輸出電流Ιο-。
[0025]接著，討論圖4A電路的左邊部分。晶體管M21的柵極耦接于前級電路的負極輸出端，用以接收負輸入電流Iin-，晶體管M21的漏極耦接于電流源CS2，源極偏置電壓為恒定電壓電平(如圖所示，連接在接地端)。晶體管M22的柵極耦接于電流源CS2，并具有一源極和漏極。阻抗電路Z21耦接在晶體管M21的柵極與晶體管M22的源極之間。阻抗電路Z22耦接在晶體管M22的源極與接地端之間。晶體管M23為可選的，其柵極的偏置電壓為偏壓Vb，其源極耦接于晶體管M21的漏極，其漏極與晶體管M22的柵極一起耦接于電流源CS2。在晶體管M22的漏極產生正輸出電流Ιο+。
[0026]圖4Β為依據本發明另一示范性實施例的偽差分結構的電流放大器。與圖4Α的電流放大器相比，圖4Β的電路還提供電阻R，將晶體管Mll的源極和晶體管Μ21的源極耦接至接地端。因此，晶體管Mll的源極和晶體管Μ21的源極偏置在恒定電壓電平I*R，以代替偏置在接地電平。
[0027]將晶體管Mll的源極和晶體管M21的源極偏置的恒定電壓電平并不限制為接地電平或電壓電平V(=I*R)。不連接任意電流源至晶體管M12的源極和晶體管M22的源極的任何恒定電壓偏置電路，也在本發明的范圍。因為在晶體管Mll的源極和晶體管M21的源極不需要有源設備，當應用至傳輸操作時，所揭露的偽差分電流放大器保證了低噪聲及高帶寬。
[0028]依據本發明示范性實施例，圖5為差分結構的發射器500，包含偽差分電流放大器502和差分數模轉換器504。偽差分電流放大器502可以圖4A或圖4B的電路來實現。差分數模轉換器504具有正極輸出端和負極輸出端,分別為偽差分電流放大器502提供正輸入電流Iin+和負輸入電流Iin-。
[0029]本發明上述實施例所揭露的發射器中，通過耦接上述電流放大器，可降低數模轉換器的輸出擺幅，而不影響傳輸效率，例如電流放大器耦接至電流模式數模轉換器以降低數模轉換器的輸出擺幅，而不影響傳輸效率。
[0030]本發明可以其他特定形式體現而不脫離本發明的精神和基本特征。上述實施例僅作為說明而非用來限制本發明，因此，本發明并非限定于本說明書揭露的特定實施例，而是符合此處揭露的原理及新穎特征的最大范圍。本發明的保護范圍當視所附的權利要求所界定者為準。凡依本發明權利要求所做的均等變化與修飾，皆應屬本發明的涵蓋范圍。
【權利要求】
1.一種電流放大器,其特征在于,包含: 第一晶體管，具有耦接于前級電路的柵極、耦接于電流源的漏極以及偏置為恒壓電平的源極； 第二晶體管，具有源極、漏極和耦接于該電流源的柵極； 第一阻抗電路，耦接于該第一晶體管的柵極與該第二晶體管的源極之間；以及 第二阻抗電路，耦接于該第二晶體管的源極與接地端之間； 其中該電流放大器從該前級電路接收輸入電流并在該第二晶體管的漏極產生輸出電流。
2.如權利要求1所述的電流放大器，其特征在于，沒有電流源連接至該第一晶體管的源極。
3.如權利要求1所述的電流放大器，其特征在于，該第一晶體管的源極直接連接至該接地端。
4.如權利要求1所述的電流放大器，其特征在于，該第一晶體管的漏極通過第三晶體管耦接至該電流源，并且，該第三晶體管的柵極偏置為一偏壓、源極耦接至該第一晶體管的漏極、以及漏極與該第二晶體管的柵極一起耦接至該電流源。
5.如權利要求1所述的電流放大器，其特征在于，該第一阻抗電路包含一電阻，且該電阻耦接于該第一晶體管的柵極與該第二晶體管的源極之間。
6.如權利要求5所述的電流放大器，其特征在于，該第一阻抗電路還包含與該電阻并聯連接的一電容。
7.如權利要求1所述的電流放大器，其特征在于，該第二阻抗電路包含一電阻，且該電阻耦接于該第二晶體管的源極與該接地端之間。
8.如權利要求7所述的電流放大器，其特征在于，該第二阻抗電路還包含與該電阻并聯連接的一電容。
9.一種發射器，其特征在于，包含: 如權利要求1所述的該電流放大器；以及 單端數模轉換器，具有耦接至該電流放大器的該第一晶體管的柵極的單一輸出。
10.如權利要求9所述的發射器，其特征在于，該電流放大器的該第二晶體管的漏極耦接至負載阻抗，從而該輸出電流被轉換至電壓值。
11.一種電流放大器，其特征在于，包含: 第一-第一晶體管，具有耦接于前級電路正極輸出端的柵極、耦接于第一電流源的漏極以及偏置為恒壓電平的源極； 第一-第二晶體管，具有源極、漏極和耦接于該第一電流源的柵極； 第一-第一阻抗電路，耦接于該第一-第一晶體管的柵極與該第一-第二晶體管的源極之間； 第一-第二阻抗電路，耦接于該第一-第二晶體管的源極與接地端之間； 第二-第一晶體管，具有耦接于該前級電路負極輸出端的柵極、耦接于第二電流源的漏極以及偏置為恒壓電平的源極； 第二 -第二晶體管，具有具有源極、漏極和耦接于該第二電流源的柵極； 第二 -第一阻抗電路，耦接于該第二 -第一晶體管的柵極與該第二 -第二晶體管的源極之間； 第二-第二阻抗電路，耦接于該第二-第二晶體管的源極與該接地端之間； 其中該電流放大器在該第一-第一晶體管的柵極和該第二-第一晶體管的柵極分別從該前級電路接收正輸入電流和負輸入電流，并在該第一-第二晶體管的漏極和該第二 -第二晶體管的漏極分別產生負輸出電流和正輸出電流。
12.如權利要求11所述的電流放大器，其特征在于，沒有電流源連接至該第一-第一晶體管的源極且沒有電流源連接至該第二-第一晶體管的源極。
13.如權利要求11所述的電流放大器，其特征在于，該第一-第一晶體管的源極和該第二-第一晶體管的源極直接連接至該接地端。
14.如權利要求11所述的電流放大器，其特征在于，還包含: 一電阻，將該第一-第一晶體管的源極和該第二-第一晶體管的源極耦接至該接地端。
15.如權利要求11所述的電流放大器，其特征在于， 該第一-第一晶體管的漏極通過第一-第三晶體管耦接至該第一電流源，并且，該第一-第三晶體管的柵極偏置為一偏壓、源極耦接至該第一-第一晶體管的漏極、以及漏極與該第一-第二晶體管的柵極一起耦接至該第一電流源；該第二 -第一晶體管的漏極通過第二 -第三晶體管耦接至該第二電流源，并且，該第二-第三晶體管的柵極偏置為一偏壓、源極耦接至該第二-第一晶體管的漏極、以及漏極與該第二-第二晶體管的柵極一起耦接至該第二電流源。
16.—種發射器,其特征在于,包含: 如權利要求11所述的該電流放大器；以及 差分數模轉換器，具有耦接至該電流放大器的該第一-第一晶體管的柵極的正輸出端，以及耦接至該電流放大器的該第二-第一晶體管的柵極的負輸出端。
【文檔編號】H04R3/00GK104244138SQ201410151915
【公開日】2014年12月24日 申請日期:2014年4月16日 優先權日:2013年6月5日
【發明者】張文華, 周宗毅 申請人:聯發科技股份有限公司