一種差分信號反轉糾正電路及其方法
【專利摘要】本發明提供一種差分信號反轉糾正電路及其方法，其結構包括：數據幀發送模塊結構，當進行鏈路狀況檢測時，生成特定邏輯序列，并通過輸入/輸出端口完成發送，以便接收端接收序列進行處理和分析，實現鏈路傳輸狀況的判定；接收端比較器接收端接收序列數據，進行相應的比較、校驗和反饋控制，從而達到鏈路檢測、差分糾正的目的；反轉控制信號生成模塊，接受比較器的比較結果，生成相應的控制信號，控制鏈路是否執行反轉操作。該一種差分信號反轉糾正電路及其方法和現有技術相比，實現高速差分鏈路差分反轉的檢測與控制，同時適用于多通道并行檢測與糾正，可有效提高邏輯設計驗證效率，減少硬件調試復雜度。
【專利說明】一種差分信號反轉糾正電路及其方法
【技術領域】
[0001]本發明涉及通信信息【技術領域】，具體的說是一種差分信號反轉糾正電路及其方法。
【背景技術】
[0002]隨著計算機技術以及集成電路技術的飛速發展，高性能的計算機系統越來越成為經濟社會發展的需要。這就為計算機系統的設計難度帶來巨大挑戰，例如，系統互連(包括芯片、板卡、系統)數據傳輸速率、數據傳輸帶寬均達到了前所未有的水平，目前計算機系統關鍵芯片組間傳輸頻率達近十GHz，數據傳輸帶寬達幾十GB/s，高速信號傳輸速率達IOGbps左右，高速信號傳輸寬度也達到幾十通道，高速信號采用差分信號傳輸，這就更加劇了信號線的數量巨大，為芯片設計、PCB設計、系統設計均帶來了巨大挑戰。例如QPI接口串行數據信號寬度達20通道，均采用差分信號傳輸。因此這就為片間串行數據多通道差分高速傳輸設計帶來巨大難題。一方面高位寬的串行數據差分信號為系統PCB設計帶來挑戰，因信號質量的要求，多通道信號并不能嚴格排序布線；另一方面，在多處理器系統中，一片主板集成多顆處理器或其他芯片組，導致多通道高速端口并不能排序布線，有的必須交錯，甚至差分信號反轉布線。以上挑戰為PCB的設計、芯片的設計驗證均帶了極大的復雜性，嚴重影響系統設計驗證周期，因此在芯片內部設計差分信號反轉糾正電路可以有效解決該難題。
【發明內容】
[0003]本發明的技術任務是解決現有技術的不足，提供一種差分信號反轉糾正電路及其方法。
[0004]本發明的技術方案是按以下方式實現的，該一種差分信號反轉糾正電路，包括設置在兩個互連節點之間的以下模塊:
數據巾貞發送模塊，包括輸入端口一、輸入輸出端口二、輸入輸出端口三，該輸入端口通過緩沖器一連接P線和N線，輸入輸出端口二和輸入輸出端口三相互并聯后分別接入P線和N線；
反轉控制信號生成模塊，包括與P線和N線連接的緩沖器二、與緩沖器二串聯的比較器、控制鏈路，該控制鏈路包括:上行鏈路，即輸入端設置在緩沖器與比較器之間的配置模塊、與配置模塊串聯的控制開關一，該控制開關一的輸出端分別連接在P線和N線上；下行鏈路，即輸入端設置在緩沖器與比較器之間的控制開關二，該控制開關二的輸出端分別連接在P線和N線上。
[0005]—種差分信號反轉糾正方法，其操作過程為:
當鏈路進入鏈路檢測和反轉糾正模式時，數據幀發送模塊生成相應的邏輯序列，并完成發送，接收端接收序列數據，并由比較器對接收到的序列進行比較和處理，形成相應的反饋或者校驗，從而達到鏈路檢測、差分糾正的目的； 比較器的比較結果通知反轉控制信號生成模塊，生成相應的控制序列，控制數據接收的正確性，控制鏈路是否執行反轉操作。
[0006]其詳細操作過程為:
數據幀發送模塊生成邏輯“I”序列，并由輸入輸出端口二和輸入輸出端口三完成序列發送，在接收端由配置模塊控制控制開關進行信號下拉，同時由輸入輸出端口二和輸入輸出端口三檢測下拉結果，若檢測為邏輯“O”則表示鏈路連通，否則，鏈路故障；
如果鏈路連通，數據幀發送模塊生成邏輯“ I ”或者邏輯“ O ”序列，并由輸入端口 一完成序列發送；
在接收端比較器將接收到的邏輯“ I”序列或者邏輯“O”序列與高低電平比較，若發送的為邏輯“I”序列，則與高端平比較，若發送的為邏輯“O”序列，則與低電平比較；
如果發送的為邏輯“ I ”序列，接收端與高電平進行比較，當比較結果相同時，比較器輸出邏輯“0”，該傳輸鏈路沒有發生差分信號反轉，數據恢復時采用P-N，當比較結果不同時，比較器輸出邏輯“ I ”，通知反轉控制信號生成模塊，控制數據接收模塊對該線路進行反轉控制，即數據恢復時采用N-P。
[0007]當傳輸鏈路為多通道傳輸時，控制狀態機控制互連節點進入鏈路檢測和反轉糾正模式，各個通道分別進行通道檢測和反轉糾正，未發生反轉的通道接收端采用P-N方式恢復數據，發生反轉的通道接收端采用N-P的方式恢復數據。
[0008]本發明與現有技術相比所產生的有益效果是:
本發明的一種差分信號反轉糾正電路及其方法充分考慮差分信號傳輸鏈路的特點，采用檢測判定、自動糾正的方法，實現高速差分鏈路差分信號反轉的檢測與控制，同時適用于多通道并行檢測與糾正，可有效提高邏輯設計驗證效率，減少硬件調試復雜度；彌補了手動進行差分控制的難度和復雜度，采用傳輸鏈路連通性和信號反轉的自動判定，并根據判定情況自動形成控制信號，控制數據接收的正確性；適用范圍廣泛，不論在FPGA芯片邏輯設計，還是在ASIC芯片邏輯設計均適用；實用性強，易于推廣。
【專利附圖】
【附圖說明】
[0009]附圖1是本發明的差分信號反轉糾正電路圖。
[0010]附圖2是本發明的差分信號內部邏輯處理波形圖。
[0011]附圖3是本發明的差分信號反轉信號內部邏輯處理波形圖。
【具體實施方式】
[0012]下面結合附圖對本發明的一種差分信號反轉糾正電路及其方法作以下詳細說明。
[0013]如附圖1、圖2、圖3所示，本發明提供的一種差分信號反轉糾正電路，包括設置在兩個互連節點之間的以下模塊:
數據巾貞發送模塊，即圖1虛線左側部分，包括輸入端口一、輸入輸出端口二、輸入輸出端口三，該輸入端口通過緩沖器一連接P線和N線，輸入輸出端口 二和輸入輸出端口三相互并聯后分別接入P線和N線。
[0014]反轉控制信號生成模塊，即圖1虛線右側部分，包括與P線和N線連接的緩沖器
二、與緩沖器二串聯的比較器、控制鏈路，該控制鏈路包括:上行鏈路，即輸入端設置在緩沖器與比較器之間的配置模塊、與配置模塊串聯的控制開關一，該控制開關一的輸出端分別連接在P線和N線上；下行鏈路，即輸入端設置在緩沖器與比較器之間的控制開關二，該控制開關二的輸出端分別連接在P線和N線上。
[0015]一種差分信號反轉糾正方法，其操作過程為:
當鏈路進入鏈路檢測和反轉糾正模式時，數據幀發送模塊生成相應的邏輯序列，并完成發送，接收端接收序列數據，并由比較器對接收到的序列進行比較和處理，形成相應的反饋或者校驗，從而達到鏈路檢測、差分糾正的目的；
比較器的比較結果通知反轉控制信號生成模塊，生成相應的控制序列，控制數據接收的正確性，控制鏈路是否執行反轉操作。
[0016]其詳細操作過程為:
數據幀發送模塊生成邏輯“I”序列，并由輸入輸出端口二和輸入輸出端口三完成序列發送，在接收端由配置模塊控制控制開關進行信號下拉，同時由輸入輸出端口二和輸入輸出端口三檢測下拉結果，若檢測為邏輯“O”則表示鏈路連通，否則，鏈路故障；
如果鏈路連通，數據幀發送模塊生成邏輯“ I ”或者邏輯“ O ”序列，并由輸入端口 一完成序列發送；
在接收端比較器將接收到的邏輯“ I ”序列或者邏輯“O”序列與高低電平比較，若發送的為邏輯“I”序列，則與高端平比較，若發送的為邏輯“O”序列，則與低電平比較；
如果發送的為邏輯“I”序列，接收端與高電平進行比較，當比較結果相同時，比較器輸出邏輯“0”，該傳輸鏈路沒有發生差分信號反轉，數據恢復時采用P-N，當比較結果不同時，比較器輸出邏輯“ I ”，通知反轉控制信號生成模塊，控制數據接收模塊對該線路進行反轉控制，即數據恢復時采用N-P。
[0017]當傳輸鏈路為多通道傳輸時，控制狀態機控制互連節點進入鏈路檢測和反轉糾正模式，各個通道分別進行通道檢測和反轉糾正，未發生反轉的通道接收端采用P-N方式恢復數據，發生反轉的通道接收端采用N-P的方式恢復數據。
[0018]此外，為了實現自動化操作，還可在整個電路中設計狀態機控制模塊，用以實現在鏈路初始化階段傳輸鏈路進入鏈路檢測和反轉糾正模式，這是根據互連節點鏈路初始化的特點提出來的。該狀態機控制模塊的具體結構在專利申請號為CN201010593965.8，名稱為一種串行總線設備及其傳輸數據的方法的專利中已經具體提及，故在此不再贅述。
[0019]本發明采用檢測判定、自動糾正的方法，對高速差分鏈路實現鏈路差分反轉的檢測與控制，同時適用于多通道并行檢測與糾正，可有效提高邏輯設計驗證效率，減少硬件調試復雜度。
[0020]以上所述僅為本發明的實施例而已，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
【權利要求】
1.一種差分信號反轉糾正電路及其方法，其特征在于包括設置在兩個互連節點之間的以下模塊: 數據巾貞發送模塊，包括輸入端口一、輸入輸出端口二、輸入輸出端口三，該輸入端口通過緩沖器一連接P線和N線，輸入輸出端口二和輸入輸出端口三相互并聯后分別接入P線和N線； 反轉控制信號生成模塊，包括與P線和N線連接的緩沖器二、與緩沖器二串聯的比較器、控制鏈路，該控制鏈路包括:上行鏈路，即輸入端設置在緩沖器與比較器之間的配置模塊、與配置模塊串聯的控制開關一，該控制開關一的輸出端分別連接在P線和N線上；下行鏈路，即輸入端設置在緩沖器與比較器之間的控制開關二，該控制開關二的輸出端分別連接在P線和N線上。
2.一種差分信號反轉糾正方法，其特征在于操作過程為: 一、當鏈路進入鏈路檢測和反轉糾正模式時，數據幀發送模塊生成相應的邏輯序列，并完成發送，接收端接收序列數據，并由比較器對接收到的序列進行比較和處理，形成相應的反饋或者校驗，從而達到鏈路檢測、差分糾正的目的； 二、比較器的比較結果通知反轉控制信號生成模塊，生成相應的控制序列，控制數據接收的正確性，控制鏈路是否執行反轉操作。
3.根據權利要求2所述的差分信號反轉糾正方法，其特征在于所述步驟一的詳細操作過程為: 數據幀發送模塊生成邏輯“ I ”序列，并由輸入輸出端口二和輸入輸出端口三完成序列發送，在接收端由配置模塊控制控制開關進行信號下拉，同時由輸入輸出端口二和輸入輸出端口三檢測下拉結果，若檢測為邏輯“O”則表示鏈路連通，否則，鏈路故障； 如果鏈路連通，數據幀發送模塊生成邏輯“ I ”或者邏輯“ O ”序列，并由輸入端口 一完成序列發送。
4.根據權利要求3所述的差分信號反轉糾正方法，其特征在于所述步驟二的詳細操作過程為: 在接收端比較器將接收到的邏輯“ I ”序列或者邏輯“O”序列與高低電平比較，若發送的為邏輯“I”序列，則與高端平比較，若發送的為邏輯“O”序列，則與低電平比較； 如果發送的為邏輯“I”序列，接收端與高電平進行比較，當比較結果相同時，比較器輸出邏輯“O”，該傳輸鏈路沒有發生差分信號反轉，數據恢復時采用P-N，當比較結果不同時，比較器輸出邏輯“ I ”，通知反轉控制信號生成模塊，控制數據接收模塊對該線路進行反轉控制，即數據恢復時采用N-P。
5.根據權利要求3所述的差分信號反轉糾正方法，其特征在于所述步驟二的詳細操作過程為:當傳輸鏈路為多通道傳輸時，控制狀態機控制互連節點進入鏈路檢測和反轉糾正模式，各個通道分別進行通道檢測和反轉糾正，未發生反轉的通道接收端采用P-N方式恢復數據，發生反轉的通道接收端采用N-P的方式恢復數據。
【文檔編號】H04L1/24GK103856305SQ201410009245
【公開日】2014年6月11日 申請日期:2014年1月24日 優先權日:2014年1月24日
【發明者】王恩東, 胡雷鈞, 李仁剛 申請人:浪潮電子信息產業股份有限公司