波長選擇開關系統和波長選擇開關的控制方法
【專利摘要】本發明具備：波長選擇開關，具備輸入端口和輸出端口；非易失性存儲器，存儲用于控制波長選擇開關的動作的設定信息；高速存儲器，能比非易失性存儲器更高速地進行讀寫，對在非易失性存儲器中存儲的設定信息的拷貝進行存儲；以及控制部，基于從高速存儲器讀出的設定信息來控制波長選擇開關的動作，控制部定期性地讀出存儲在非易失性存儲器中的設定信息，將讀出的設定信息的拷貝寫入到高速存儲器。
【專利說明】波長選擇開關系統和波長選擇開關的控制方法
【技術領域】
[0001] 本發明涉及具備在光纖通信系統中利用的波長選擇開關及其控制電路等周圍電 路的波長選擇開關系統和波長選擇開關的控制方法。
[0002] 本申請基于在2012年2月10日在日本申請的特愿2012 - 027248號要求優先權， 并將其內容引用于此。
【背景技術】
[0003] 歷來，已知由多個光節點和連接光節點間的光纖構成的光子網絡（photonic network)。圖4是示出光子網絡的結構的圖。在經由光子網絡轉送客戶端信號的情況下， 在發送信號的光節點處將客戶端信號變換為光信號，將變換后的光信號從進行發送的光節 點轉送到接收光信號的光節點，在進行接收的光節點處從光信號變換為客戶端信號。將從 發送節點到達接收節點的光信號所通過的路徑稱為光路。
[0004] 在圖 4 所不的光子網絡中，將 ROADM (Reconfigurable Optical Add/Drop Multiplexer :可重構光分插復用器)節點用于光節點。R0ADM節點是能根據從鄰接的R0ADM 節點轉送來的波分復用（WDM :Wavelength Division Multiplexing)信號以波長單位進行 光信號的分路/插入并將WDM信號轉送到鄰接的R0ADM節點的節點。近來，在R0ADM節點 中使用波長選擇開關(例如，參照專利文獻1)。
[0005] 在被實用化的波長選擇開關中，具有接口，所述接口例如具有9個輸入端口和1個 輸出端口，能將從輸出端口輸出的光信號設定為來自任意的輸入端口的任意波長。此外，為 了使來自光輸出端口的光信號的電平均勻化，也具有按每個波長設定光衰減率的功能。圖 5是示出具備波長選擇開關的R0ADM節點的結構的圖。在圖5中，R0ADM節點由切換光信號 的路徑的波長選擇開關(WSS)、光放大器、將客戶端信號變換為光信號而發送的發送機、接 收光信號并變換為客戶端信號的接收機、以及光耦合器構成。
[0006] 作為波長選擇開關的一例，由將來自各端口的WDM信號的波長的路徑分離的衍射 光柵等波長分離元件和變更各波長的路徑的許多可動型反射鏡構成，反射鏡的可動是通過 電壓施加來實現的。
[0007] 在該結構中，波長選擇開關需要在寬廣的環境溫度下穩定地實現在穩定狀態下的 光信號路徑的切換和波長間的電平偏差的減少用的衰減率調整。因此，在波長選擇開關中 內置有控制系統的情況較多，所述控制系統具備用于輸入具備溫度補償功能等的比較復雜 的控制電路和波長選擇開關的控制信息的外部接口功能、檢查這些動作的正常性的監視功 能等。
[0008] 圖6是示出波長選擇開關系統的結構的框圖。在圖6所示的波長選擇開關系統1 中，與外部的接口為數字接口，波長選擇開關系統1內大體上由數字電路構成。因為波長選 擇開關2內的反射鏡12的驅動為電壓控制，所以在此處連接有數字-模擬變換電路（DAC) 32, 此外在溫度補償用的溫度傳感器22等傳感器部件連接有模擬-數字變換電路(ADC) 33, 但是，除了這些之外，全部都由數字電路構成。在波長選擇開關系統1內的控制部3中， 當電源被接通時，由FPGA (Field-Programmable Gate Array :現場可編程門陣列）等構成 的控制電路31進行命令，使得基于保持在非易失性存儲器36中的反射鏡21的設定信息和 由溫度傳感器22得到的波長選擇開關的溫度來計算反射鏡21的驅動電壓并向DAC 32輸 出電壓。
[0009] 例如，在作為具有100波長的量的反射鏡21并且該反射鏡每1個以3個電極來控 制的那樣的構造的情況下，使用具有100X3=300個輸出端口的DAC(或多個DAC組)。在穩 定狀態下，控制電路31重復進行（1)讀出非易失性存儲器36上的反射鏡設定信息，（2)使 用來自溫度傳感器22的溫度信息來計算溫度補償值，（3)給DAC 32電壓設定命令這樣的 (1)?（3)的處理動作。再有，當控制電路31經由輸入輸出接口 34接收到來自I/O端口的 開關設定命令時，該控制電路31進行非易失性存儲器36的重寫，在重寫之后基于重寫后的 反射鏡設定信息來控制反射鏡21的動作。
[0010] 現有技術文獻 專利文獻 專利文獻1 :日本特開2006 - 86770號公報。
【發明內容】
[0011] 發明要解決的課題 可是，在通信系統中，非常重視故障少這一點。然而，像上述那樣，在波長選擇開關系統 1中，處于需要大規模電路的狀況，需要采用提高可靠性的構造。例如，經由I/O端口向輸入 輸出接口 34輸入用于驅動反射鏡21的設定信息，但是該信息被保持在非易失性存儲器36 中。為了高頻率地進行反射鏡21的驅動，需要高速地讀出該設定信息。
[0012] 然而，在代替非易失性存儲器36而使用能高速地讀出反射鏡設定信息的SRAM (Static Random Access Memory:靜態隨機存取存儲器）等高速存儲器(易失性存儲器等的 讀寫動作比非易失性存儲器快的存儲器）的情況下，有由于宇宙射線的影響而引起軟錯誤 的情況，并且有存儲器規模越大損害可靠性的概率變得越高的問題。此外，由于控制電路自 身變得復雜，所以有在控制電路31內潛在地殘留有問題的情況，還有控制電路31在運用中 可能停止的問題。在這些問題發生時，需要進行問題的弄清、剖析來防止再次發生，但是在 通信系統的故障發生時，由于系統的功能恢復被優先，所以故障原因的剖析變得困難的情 形不少。
[0013] 本發明是鑒于這樣的情況而完成的，其目的在于提供能使設定信息讀出的可靠性 提高的波長選擇開關系統和波長選擇開關的控制方法。
[0014] 用于解決課題的方案 本發明的特征在于，具備：波長選擇開關，具備輸入端口和輸出端口；非易失性存儲 器，存儲用于控制所述波長選擇開關的動作的設定信息；高速存儲器，能比所述非易失性 存儲器更高速地進行讀寫，對在所述非易失性存儲器中存儲的所述設定信息的拷貝進行存 儲；以及控制單元，基于從所述高速存儲器讀出的所述設定信息來控制所述波長選擇開關 的動作，所述控制單元定期性地讀出存儲在所述非易失性存儲器中的所述設定信息，將讀 出的所述設定信息的拷貝寫入到所述高速存儲器。
[0015] 本發明的特征在于，還具備：正常性確認單元，確認在所述控制單元與所述非易失 性存儲器之間、以及所述控制單元與所述高速存儲器之間轉送的數據的正常性；故障歷史 寫入單元，在不能通過所述正常性確認單元來確認正常性時，將故障歷史信息寫入到所述 非易失性存儲器；以及故障通知單元，在不能確認所述正常性時對外部通知表示故障發生 的信息。
[0016] 本發明的特征在于，所述非易失性存儲器是閃存，預先將與正確性確認處對應的 所述閃存中的規定的地址的比特設為1，在發生了故障的情況下，通過將所述規定的地址的 比特設為0而進行所述故障歷史信息的寫入。
[0017] 本發明的特征在于，所述控制單元由第一控制電路和第二控制電路構成，在對一 個控制電路的電路信息進行再構建時，另一個控制電路控制所述波長選擇開關的動作并且 進行應進行所述再構建的控制電路的電路信息的再構建。
[0018] 本發明是一種波長選擇開關系統的控制方法，所述波長選擇開關系統具備：波長 選擇開關，具備輸入端口和輸出端口；非易失性存儲器，存儲用于控制所述波長選擇開關的 動作的設定信息；高速存儲器，能比所述非易失性存儲器更高速地進行讀寫，對在所述非易 失性存儲器中存儲的所述設定信息的拷貝進行存儲；以及控制單元，基于從所述高速存儲 器讀出的所述設定信息來控制所述波長選擇開關的動作，所述控制方法的特征在于，具有： 所述控制單元定期性地讀出存儲在所述非易失性存儲器中的所述設定信息，將讀出的所述 設定信息的拷貝寫入到所述高速存儲器的步驟。
[0019] 本發明的特征在于，還具有：正常性確認步驟，確認在所述控制單元與所述非易失 性存儲器之間、以及所述控制單元與所述高速存儲器之間轉送的數據的正常性；故障歷史 寫入步驟，在不能通過所述正常性確認步驟來確認正常性時，將故障歷史信息寫入到所述 非易失性存儲器；以及故障通知步驟，在不能確認所述正常性時，對外部通知表示故障發生 的信息。
[0020] 本發明的特征在于，所述非易失性存儲器是閃存，預先將與正常性確認處對應的 所述閃存中的規定的地址的比特設為1，在發生了故障的情況下，通過將所述規定的地址的 比特設為0而進行所述故障歷史信息的寫入。
[0021] 本發明的特征在于，所述控制單元由第一控制電路和第二控制電路構成，具有：在 對一個控制電路的電路信息進行再構建時，另一個控制電路控制所述波長選擇開關的動 作，并且進行應進行所述再構建的控制電路的電路信息的再構建的步驟。
[0022] 發明效果 根據本發明，由于具備能比非易失性存儲器更高速地進行讀寫并且對在非易失性存儲 器中存儲的設定信息的拷貝進行存儲的高速存儲器，定期性地讀出存儲在非易失性存儲器 中的設定信息，將讀出的設定信息的拷貝寫入到高速存儲器，從高速存儲器高速地讀出設 定信息，控制波長選擇開關的動作，所以能得到與歷來的技術相比可靠性提高的效果。
[0023] 此外，即使在萬一發生了故障的情況下，由于存儲了故障歷史信息，所以能剖析原 因，故障發生原因的查明變得容易。
【專利附圖】
【附圖說明】
[0024] 圖1是示出本發明的第一實施方式的結構的框圖。
[0025] 圖2是示出本發明的第二實施方式的結構的框圖。
[0026] 圖3是示出本發明的第三實施方式的結構的框圖。
[0027] 圖4是示出光子網絡的結構的圖。
[0028] 圖5是示出R0ADM節點的結構的圖。
[0029] 圖6是示出根據現有技術的波長選擇開關系統的結構的框圖。
【具體實施方式】
[0030] 〈第一實施方式〉 以下，參照附圖來說明根據本發明的第一實施方式的波長選擇開關系統。圖1是示出 同一實施方式的結構的框圖。在該圖中，對與圖6中示出的歷來的系統相同的部分標注同 一附圖標記并省略其說明。圖1中示出的系統與歷來的系統的不同之處在于，新具備了高 速存儲器35。高速存儲器是指例如SRAM等易失性存儲器，并且是指讀寫動作比非易失性存 儲器36快的存儲器。通過具備高速存儲器35,從而現有技術中的非易失性存儲器上的反射 鏡設定信息的讀出部分變更為高速存儲器上的反射鏡設定信息的讀出，因此能高速地控制 反射鏡21。
[0031] 而且，已知在穩定地使用SRAM等高速存儲器35時由于宇宙射線（中子線等）的影 響而發生比特反轉的軟錯誤的現象，但是在圖1所示的系統中，通過控制電路31從能忽視 軟錯誤的閃存等非易失性存儲器36定期性地讀取反射鏡設定信息，再次寫入(拷貝)到高速 存儲器35,從而能夠減少軟錯誤的影響。
[0032] 再次寫入間隔例如設為高速存儲器35上的反射鏡設定信息的讀出間隔以上，如 果讀出間隔是數秒，則再次寫入間隔成為數百秒。由此，由于發生了軟錯誤的反射鏡設定信 息在讀出之前被更正的概率提高，所以能使可靠性提高。
[0033] 〈第二實施方式〉 接下來，說明根據本發明的第二實施方式的波長選擇開關系統。圖2是示出同一實施 方式的結構的框圖。在該圖中，對與圖1中示出的系統相同的部分標注同一附圖標記并省 略其說明。圖2中示出的系統與圖1中示出的系統的不同之處在于，控制電路31對在控制 部3內的信號線中傳播的信號賦予奇偶校驗，控制電路31通過在接收信號時進行檢查來檢 測故障。在圖2中，?（涂黑的圓）示出奇偶校驗賦予處，〇（留白的圓）示出奇偶校驗檢查 處。進而，當檢測到故障時，將故障歷史信息寫入到作為非易失性存儲器的閃存361。通過 將故障歷史信息寫入到閃存361，從而在故障發生時電源供給被切斷之后(通常，在通信系 統中，當發生故障時，由于與備用品進行交換而切斷電源）也能查明原因。
[0034] 但是，在作為非易失性存儲器而使用閃存361的情況下，由于對寫入次數有限制， 所以需要想辦法。例如，在控制部3內的信號線發生了剝離等故障的情況下，由于每當數據 通過故障檢測處(奇偶校驗檢查處）時檢測到奇偶校驗錯誤，所以當在檢測后直接將故障歷 史寫入到閃存361時，會馬上達到閃存的寫入限制。為了預防該情況，如果檢測到故障，則 先讀出閃存361內的應寫入故障歷史的地址，如果歷史已經被寫入，則不進行寫入即可，但 是有可能為了進行判定而使電路規模變大、犧牲動作速度。于是，應用發揮閃存的特性并且 不犧牲動作速度的方法。
[0035] 為了將數據寫入到閃存361，采用如下這樣的順序：按照閃存361的塊單位進行擦 除，將塊內的全部比特置為1后，寫入數據。對此時的塊單位的擦除有限制，是大約10萬次 左右。
[0036] 為了將" 1"寫入到閃存，數據的擦除是必須的，但是對將" 1"設為"0"沒有限制。 當有指示使得寫入" 1"時，閃存361進行塊的擦除，但是在有指示使得寫入"0"的情況下， 不進行塊的擦除而是僅在故障檢測處將"1"設為"〇"。于是，在預先擦除寫入故障歷史的塊 并且全部設為" 1"之后，如果發生故障，則將相應的閃存361的地址的比特設為"0"，如果殘 留有故障歷史，則即使不進行可否寫入的判定，也能消除閃存361的寫入限制。
[0037]〈第三實施方式〉 接下來，說明根據本發明的第三實施方式的波長選擇開關系統。圖3是示出同一實施 方式的結構的框圖。在該圖中，對與圖2中示出的系統相同的部分標注同一附圖標記并省 略其說明。圖3中示出的系統與圖2中示出的系統的不同之處在于，將控制電路31替換為 第一控制電路311和第二控制電路312并且在第一控制電路311與DAC 32之間設置輸出 保持電路37。輸出保持電路37在第一控制電路311的再構建中保持稍前的輸出狀態。
[0038] 在欲進行在第一控制電路311中存在問題時的電路修正、功能改善用的電路修正 時，在歷來的波長選擇開關系統1以及圖1、圖2所示的波長選擇開關系統1中，難以不對通 過波長選擇開關2的光信號施加影響地實施。于是，裝載2個控制電路(第一控制電路311 和第二控制電路312)并使它們具有另一個控制電路的再構建處理功能。使2個第一控制 電路311和第二控制電路312的電路信息保持在閃存361中。
[0039] 例如，在修復第二控制電路312的情況下，在重寫位于閃存361中的第二控制電路 312用的電路信息之后，向第一控制電路311傳達再構建命令。第一控制電路311將第二 控制電路312重置，寫入電路信息來進行再構建。因為第二控制電路312通過DAC 32控制 波長選擇開關2的反射鏡21，所以指示使得在第二控制電路312的重置之前將輸出保持在 連接于DAC 32的輸出保持電路37中。再有，根據DAC 32的機型，如果是在沒有命令的情 況下保持稍前的輸出電壓的方式，則也可以省略輸出保持電路37。此外，保持第一控制電 路311、第二控制電路312的電路信息的也可以不是閃存361，而是在控制部3內部或外部 設置專用的非易失性存儲器。此外，控制電路可以不是2個而是3個以上，也可以由1個控 制電路和可重寫的ROM (read-only memory:只讀存儲器）構成。在使用ROM的情況下，將 沒有重寫的可能性的功能存儲在ROM中即可。
[0040] 此外，如圖3所示，關于2個第一控制電路311、第二控制電路312,代替雙方均為 裝載了全部功能的控制電路，而具備裝載了全部功能的1個控制電路和用于保持輸出的小 的控制電路來減少成本也可。在該情況下，即使在裝載了全部功能的大的控制電路由于錯 誤等而暫停（hang up)的情況下，就算波長選擇開關不是自我保持型，波長選擇開關2也有 保持輸出并且不對主信號施加影響的效果。
[0041] 再有，設定信息的再次寫入的周期基于容許軟錯誤的程度以例如將FIT值設為 100以下的周期來實施即可，該周期可以是固定的，也可以與錯誤的發生概率成反比例地變 短，可以在錯誤的發生概率超過規定的閾值時切換為更短的周期，也可以在每次檢測到錯 誤時與再次寫入周期無關地隨時再次寫入。
[0042] 此外，在設定信息的再次寫入周期是比反射鏡控制周期短的周期的情況下，FIT數 的改善如以下那樣做即可。
[0043] 對于軟錯誤的平均發生周期是!\的高速存儲器（SRAM)，以周期1~2進行設定信息的 再次寫入。此外，1~2以成為平均反射鏡控制周期的1/n倍的方式來決定。在該條件下，因為 在反射鏡控制用的數據中包含錯誤的情況是在剛發生軟錯誤之后(在進行設定信息的再次 寫入而更正錯誤之前)讀出數據的情況，所以在某個周期內軟錯誤發生的概率是T 2/I\，在該 周期內參照數據的概率用下式表示。 (T 2/T |) X (1 / (Τ 2 X η))二 1 /' (T i X η)
[0044] 這是在不周期性地進行重寫的情況下的錯誤發生概率即1/?\的1/η。例如，如果 在平均反射鏡控制周期為1000秒時以1秒周期重寫設定信息，則FIT數為在不周期性地進 行重寫的情況下的1000分之一。設定信息的再次重寫周期'根據高速存儲器（SRAM)的每 單位比特的FIT數、存儲器規模、平均反射鏡控制周期、以及所需要的FIT數來決定即可。
[0045] 像這樣，本發明的波長選擇開關系統包括用于按每個波長設定在從輸入端口向輸 出端口的光信號的路徑中光信號通過波長選擇開關時的損失的控制電路、非易失性存儲 器、能比非易失性存儲器更高速地讀出寫入數據的高速存儲器(易失性存儲器)。根據本發 明的波長選擇開關系統，通過將波長選擇開關的設定信息保持在非易失性存儲器中并且將 該設定信息復制到高速存儲器，從而高速地讀出設定信息，由此，使波長選擇開關高速地動 作，并且防止高速存儲器(易失性存儲器)由于宇宙射線等的影響而被破壞保持數據。即，根 據本發明的波長選擇開關系統，為了防止波長選擇開關的動作不良而定期性地將非易失性 存儲器所保持的設定信息再次寫入到高速存儲器。由此，與歷來的技術相比，能使設定信息 讀出的可靠性提高。
[0046] 像以上說明的那樣，在 ROADM (Reconfigurable Optical Add/Drop Multiplexer : 可重構光分插復用器）用的波長選擇開關系統中，代替閃存等非易失性存儲器而對SRAM等 高速存儲器拷貝用于控制的設定信息來進行利用，伴隨著高速存儲器使用的軟錯誤通過從 非易失性存儲器向高速存儲器的定期性的再次寫入和奇偶校驗檢查來擔保。因此，能夠謀 求控制用的設定信息的讀出動作的高速化，并且抑制軟錯誤的發生和由于來自外部的噪聲 等造成的信號錯誤來維持可靠性。
[0047] 雖然在歷來的設定信息的軟錯誤對策中，有使用ECC(Error Check and Correct : 錯誤檢查和糾正)存儲器來更正錯誤的方法、根據冗長化后的3電路的輸出進行多數決定的 方法等，但是前述的波長選擇開關系統能得到電路和處理簡易并且由于定期性地再次寫入 設定信息所以錯誤的概率小的效果。
[0048] 再有，雖然在前述的說明中說明了為了使波長選擇開關2高速地動作而具備非易 失性存儲器和易失性存儲器這兩者，能夠高速地讀出存儲在存儲器中的信息并且能防止存 儲在存儲器內的信息由于宇宙射線而被破壞，但是該結構也能適用于波長選擇開關以外的 通信設備和通信設備以外。即，能適用于不可缺少能夠高速地讀出存儲在存儲器中的信息 并且防止存儲在存儲器內的信息由于宇宙射線而被破壞這兩方面的裝置。
[0049] 以上，參照附圖來說明了本發明的實施方式，但是上述實施方式只不過是本發明 的示例，顯然，本發明不限定于上述實施方式。因而，還可以在不偏離本發明的技術思想和 范圍的范圍中進行結構要素的追加、省略、替換、其它變更。
[0050] 產業上的可利用性 根據本發明的波長選擇開關系統，能適用于不可缺少能夠高速地讀出存儲在存儲器中 的信息并且防止存儲在存儲器內的信息由于宇宙射線等而被破壞這兩方面的裝置。
[0051] 附圖標記的說明： 1波長選擇開關系統； 2波長選擇開關； 3控制部； 4輸入端口； 5輸出端口； 31控制電路； 32 DAC ； 33 ADC ； 34輸入輸出接口； 35高速存儲器； 36非易失性存儲器； 311第一控制電路； 312第二控制電路； 361閃存。
【權利要求】
1. 一種波長選擇開關系統，其中，具備： 波長選擇開關，具備輸入端口和輸出端口； 非易失性存儲器，存儲用于控制所述波長選擇開關的動作的設定信息； 高速存儲器，能比所述非易失性存儲器更高速地進行讀寫，對在所述非易失性存儲器 中存儲的所述設定信息的拷貝進行存儲；以及 控制部，基于從所述高速存儲器讀出的所述設定信息來控制所述波長選擇開關的動 作， 所述控制部定期性地讀出存儲在所述非易失性存儲器中的所述設定信息，將讀出的所 述設定信息的拷貝寫入到所述高速存儲器。
2. 根據權利要求1所述的波長選擇開關系統，其中，還具備： 正常性確認部，確認在所述控制部與所述非易失性存儲器之間、以及所述控制部與所 述高速存儲器之間轉送的數據的正常性； 故障歷史寫入部，在不能通過所述正常性確認部來確認正常性時，將故障歷史信息寫 入到所述非易失性存儲器；以及 故障通知部，在不能確認所述正常性時對外部通知表示故障發生的信息。
3. 根據權利要求2所述的波長選擇開關系統，其中，所述非易失性存儲器是閃存，預先 將與故障檢測處對應的所述閃存中的規定的地址的比特設為1，在發生了故障的情況下，通 過將所述規定的地址的比特設為〇而進行所述故障歷史信息的寫入。
4. 根據權利要求1至3的任一項所述的波長選擇開關系統，其中， 所述控制部由第一控制電路和第二控制電路構成， 在對所述第一控制電路的電路信息進行再構建時，所述第二控制電路控制所述波長選 擇開關的動作并且進行應進行所述再構建的所述第一控制電路的電路信息的再構建。
5. -種波長選擇開關系統的控制方法，所述波長選擇開關系統具備： 波長選擇開關，具備輸入端口和輸出端口； 非易失性存儲器，存儲用于控制所述波長選擇開關的動作的設定信息； 高速存儲器，能比所述非易失性存儲器更高速地進行讀寫，對在所述非易失性存儲器 中存儲的所述設定信息的拷貝進行存儲；以及 控制部，基于從所述高速存儲器讀出的所述設定信息來控制所述波長選擇開關的動 作， 其中，所述控制方法具有：所述控制部定期性地讀出存儲在所述非易失性存儲器中的 所述設定信息，將讀出的所述設定信息的拷貝寫入到所述高速存儲器的步驟。
6. 根據權利要求5所述的波長選擇開關系統的控制方法，其中，還具有： 正常性確認步驟，確認在所述控制部與所述非易失性存儲器之間、以及所述控制部與 所述高速存儲器之間轉送的數據的正常性； 故障歷史寫入步驟，在不能通過所述正常性確認步驟來確認正常性時，將故障歷史信 息寫入到所述非易失性存儲器；以及 故障通知步驟，在不能確認所述正常性時，對外部通知表示故障發生的信息。
7. 根據權利要求6所述的波長選擇開關系統的控制方法，其中，所述非易失性存儲器 是閃存，預先將與故障檢測處對應的所述閃存中的規定的地址的比特設為1，在發生了故障 的情況下，通過將所述規定的地址的比特設為0而進行所述故障歷史信息的寫入。
8.根據權利要求5至7的任一項所述的波長選擇開關系統的控制方法，其中， 所述控制部由第一控制電路和第二控制電路構成， 所述控制方法具有：在對所述第一控制電路的電路信息進行再構建時，所述第二控制 電路控制所述波長選擇開關的動作，并且進行應進行所述再構建的所述第一控制電路的電 路信息的再構建的步驟。
【文檔編號】H04B10/03GK104254986SQ201380008245
【公開日】2014年12月31日 申請日期:2013年2月5日 優先權日:2012年2月10日
【發明者】片岡智由, 福德光師, 橋本悅, 佐原明夫, 佐藤升男, 竹內洋祐 申請人:日本電信電話株式會社, Ntt 電子株式會社