IPv4和IPv6雙棧轉換裝置制造方法
【專利摘要】一種IPv4和IPv6雙棧轉換裝置，屬于電信設備制造【技術領域】，采用微處理器、只讀存儲器、讀寫存儲器、時鐘電路、以太網適配芯片、串口控制器和現場總線適配器芯片構成，微處理器與只讀存儲器、讀寫存儲器、時鐘電路、以太網適配芯片、串口控制器和現場總線適配器芯片分別連接。用戶標識及協議棧轉換腳本內容存儲在只讀存儲器，微處理器啟動后讀取配置腳本及標識信息，再通過裝置配置芯片的網口傳遞數據并對數據、協議報文進行拆包、解析，將實時交互數據通過讀寫存儲器的地址線及數據線進行處理，以太網適配芯片及現場總線適配器芯片提供通信端口及支持CAN2.0B的網絡協議，滿足微處理器通信協議要求。本實用新型解決了端局網絡設備不支持IPv6協議棧的問題，加載速度快。
【專利說明】IPvUn IPv6雙棧轉換裝置
[0001]【技術領域】:
[0002]本實用新型屬于電信設備制造【技術領域】，是一種數據傳輸的轉換裝置。
[0003]【背景技術】:
[0004]而傳統的IPv4/IPv6協議棧實現需要一個特定系統的主存儲器，用于存儲等待響應的IP數據包，如果一旦超時可從存儲中調出數據包重發。傳統硬件的解決方案，用主存儲器存儲待重發的數據包顯然不合理。當系統需要重發IP數據包時，如果系統只保存數據，而不是包本身的組合，就不需要大量的存儲空間，用于存儲不回復的數據包。現場組裝的重發數據包，盡管增加了處理器的負荷，延遲了數據包的傳輸時間，但系統的性能和功能要求適當降低，以實現成本之間的一個平衡。在嵌入式系統中的所有數據包都讀入內存，然后確定是否刪除也將占用大量寶貴的主內存。因此，采取適合的機制，在同一時間，以確定是否該數據包被丟棄，節省了到主存儲器讀取數據包所耗費的大量系統資源和時間。如果預定義的幀在程序中每個部分的相對位置，可以方便的進行尋址，以提高訪問速度。
[0005]這種方案主要的硬件平臺采用8位或16位微處理器，在網絡方面選擇比較通用的網絡控制器，在軟件方面只需滿足支持網絡連接以及處理簡單數據的功能，可以不用采取專用的嵌入式系統。傳統方案中采用8/16位微處理器架構雖然穩定但缺乏擴展性，對數據包協議的靈活解析、分析轉換等方面的處理能力較差，在預定義協議棧幀格式方面耗費不少時間，時常在主存儲器的存儲能力與預處理環節做出均衡，這也降低了系統整體性能，無法在更快傳輸速度、更高傳輸質量要求的網絡中得到發展和廣泛應用。
[0006]
【發明內容】
:
[0007]本實用新型要解決的技術問題是公開一種IPv4和IPv6雙棧轉換裝置。
[0008]本實用新型解決技術問題的方案是采用微處理器、只讀存儲器、讀寫存儲器、時鐘電路、以太網適配芯片、串口控制器和現場總線適配器芯片構成IPv4和IPv6雙棧轉換裝置，微處理器的Address和Data引腳分別連接只讀存儲器及讀寫存儲器的Address和Data引腳，時鐘電路連接微處理器的ELTCLK、XTAL、EXTAL和RISC引腳，以太網適配芯片連接微處理器的PA0、PA1、PD0和PDl引腳，串口控制器連接微處理器的PCO和PCl引腳，現場總線適配器芯片連接微處理器的RxDl、TxDU RxD2和TxD2引腳，其中微處理器為MPC860，只讀存儲器為FLASH ROM，讀寫存儲器為SDRAM，以太網適配芯片為RTL8139，現場總線適配器芯片為 SJA1000。
[0009]用戶標識及協議棧轉換腳本內容存儲在只讀存儲器，微處理器啟動后通過Address, Data引腳讀取配置腳本及標識信息，完成功能模塊的初始加載，并完成配置項指令單元存儲；微處理器完成初始加載后，通過裝置配置芯片的網口傳遞數據并對數據、協議報文進行拆包、解析，將實時交互數據通過讀寫存儲器的地址線及數據線進行處理；對數據報文的拼接、拆裝以及實時性比較強功能要求需通過外接時鐘電路提取；以太網適配芯片及現場總線適配器芯片提供通信端口及支持CAN2.0B的網絡協議，滿足微處理器通信協議要求。
[0010]本實用新型通過對網絡出口處進出數據包的預處理，采用快速部署的方式完成對IPv4/v6雙協議棧的支持，提高了其他網絡設備的處理效率，同時考慮到硬件設備所支持的協議棧及編程代碼的開放性及硬件芯片的模塊化設置，便于二次開發及未來分布式部署發
展需求。
[0011]本裝置已進行運營商寬帶承載網入網階段測試，達到較好效果，解決端局網絡設備不支持IPv6協議棧的問題；并在大客戶專網中完成試點部署，解決了終端接入層僅支持IPv6設備無法并入專網的難題，同時通過該裝置端口的開放性、協議棧的快速加載、高速包轉發(lOOMpps級，可升級到lOGpps級)、網絡拓撲識別等功能可滿足更大網絡規模及業務需求，并預定義能效網絡鏈路優化算法為未來綠色網絡發展提供過較為高效的網絡設備的硬件接口轉換及支撐能力。
[0012]【專利附圖】
【附圖說明】:
[0013]附圖1為本實用新型電子連接圖。
[0014]【具體實施方式】:
[0015]本實用新型由微處理器1、只讀存儲器2、讀寫存儲器3、時鐘電路4、以太網適配芯片5、串口控制器6和現場總線適配器芯片7構成，微處理器I的Address和Data引腳分別連接只讀存儲器2及讀寫存儲器3的Address和Data引腳，時鐘電路4連接微處理器I的ELTCLK、XTAL, EXTAL和RISC引腳，以太網適配芯片5連接微處理器I的PAO、PAU PDO和PDl引腳，串口控制器6連接微處理器I的PCO和PCl引腳，現場總線適配器芯片7連接微處理器I的RxDl、TxDU RxD2和TxD2引腳，其中微處理器I為MPC860，只讀存儲器2為FLASH ROM,讀寫存儲器3為SDRAM，以太網適配芯片5為RTL8139，現場總線適配器芯片7為 SJA1000。
【權利要求】
1.一種IPv4和IPv6雙棧轉換裝置，其特征在于:它由采用微處理器、只讀存儲器、讀寫存儲器、時鐘電路、以太網適配芯片、串口控制器和現場總線適配器芯片構成，微處理器的Address和Data引腳分別連接只讀存儲器及讀寫存儲器的Address和Data引腳，時鐘電路連接微處理器的ELTCLK、XTAL, EXTAL和RISC引腳，以太網適配芯片連接微處理器的PAO, PA K PDO和PDl引腳，串口控制器連接微處理器的PCO和PCl引腳，現場總線適配器芯片連接微處理器的RxDl、TxDl、RxD2和TxD2引腳。
2.根據權利要求1所述的雙棧轉換裝置，其特征在于:微處理器為MPC860，只讀存儲器為FLASH ROM，讀寫存儲器為SDRAM，以太網適配芯片為RTL8139，現場總線適配器芯片為SJA1000ο
【文檔編號】H04L12/749GK203466849SQ201320607336
【公開日】2014年3月5日 申請日期:2013年9月30日 優先權日:2013年9月30日
【發明者】卞曉光, 程國輝, 張升偉, 畢波, 金元文, 趙霓, 李素智, 林志超 申請人:遼寧郵電規劃設計院有限公司