專利名稱：一種基于頻域的pn碼快速捕獲裝置的制作方法
技術領域：
本實用新型涉及一種基于頻域的PN碼快速捕獲裝置，屬于通信抗干擾技術領域。
背景技術：
在采用CDMA通信體制的低軌衛星通信系統中，衛星相對地球具有很大的徑向速度和加速度，使得接收信號附加了很大的多普勒偏移及其變化率，并且它過境時間短，所以要求星上系統能夠快速的進行PN碼的捕獲。一種低軌衛星通信系統上行鏈路42階長PN碼用于區分用戶，11階短PN碼進行衛星和軌道面的區分，頻偏范圍為±45kHz，頻偏變化率為200Hz/s，PN碼不確定度±64chip。由于上行鏈路沒有導頻信道，要求接入信道在20ms全零范圍內完成長碼和短碼的捕獲，在Eb/No等于7dB時捕獲概率達到95%。PN碼捕獲結構主要有三種:頻率碼相位二維搜索捕獲、碼相位并行捕獲和頻率并行捕獲方法。頻率碼相位二維捕獲方法示意圖如圖1a所示，在頻率和碼相位上進行二維搜索，這種方法占用資源最少，但是捕獲時間很長，當頻偏范圍和碼不確定度較大時，不能夠滿足實際需求；碼相位并行捕獲方法示意圖如圖1b所示，在搜索一個頻率單元的同時搜索所有的碼相位單元，主要包括匹配濾波法和基于FFT的碼相位并行捕獲，匹配濾波器實現全并行碼相位搜索，占用資源巨大，基于FFT的碼相位搜索方法需要完成兩次FFT和一次IFFT操作，當PN碼很長時，占用資源較多，并且當頻偏較大時，需要搜索的頻率點數太多，均不適用于低軌衛星通信系統的捕獲；頻率并行捕獲方法示意圖如圖1c所示，在搜索一個碼相位的同時可以搜索所有的多普勒頻率單元，碼相位串行搜索，當PN碼不確定度較大時，搜索時間較長。
發明內容本實用新型的技術解決問題是:克服現有技術的不足，提供一種擴頻體制下低軌衛星星載通信接收機PN碼快速捕獲裝置。
本實用新型的技術解決方案是:一種基于頻域的PN碼快速捕獲裝置，包括并行相關單元、FFT處理單元、門限判決單元和策略控制單元；策略控制單元控制PN碼生成器生成IQ兩路PN碼’并輸出控制信號至FFT處理單元和門限判決單元進行多碼相位搜索；并行相關單元由M個并行相關器組成，每個并行相關器對輸入的擴頻調制IQ兩路信號分別與PN碼生成器生成的IQ兩路PN碼進行相關，輸出M組相關值至FFT處理單元；FFT處理單元包括M個RAM、復用選擇器、N點FFT計算模塊和累加器；M組相關值分別存儲在M個RAM中，每個RAM與復用選擇器之間進行數據通信，復用選擇器的輸出連接N點FFT計算模塊，N點FFT計算模塊通過復用選擇器從RAM中按順序完成M個PN碼相位的N點FFT運算，運算結果輸出至累加器進行非相干累加，累加結果輸出至門限判決單元；門限判決單元根據累加結果確定自適應門限，搜索最大值并且記錄最大值對應的位置和當前的PN碼相位，根據自適應門限和最大值在策略控制單元的控制下進行PN碼的捕獲。本實用新型與現有技術相比有益效果為:(I)本實用新型采用基于頻域的PN碼快速捕獲方法進行多普勒頻率的并行搜索，硬件實現上進行部分碼相位的并行搜索，采用自適應門限計算和多碼相位搜索捕獲策略，當Eb/No等于7dB時，在20ms內能夠完成捕獲，捕獲概率達到98%以上，并且能夠到達資源和速度的折中，適應星上的處理要求；通過改變相關長度X、部分相關值個數P和碼相位的搜索個數Q等參數，合理進行資源配置，適應不同的應用環境，在結構不變的情況下減少資源的占用，實現靈活，可擴展性強。(2)本實用新型采用頻率并行搜索結構，實現上部分碼相位并行搜索，采用相關器復用和FFT計算模塊復用設計，減少捕獲時間和硬件資源開銷。(3)本實用新型采用多碼相位搜索策略，在信號大動態范圍下都能夠對碼相位進行準確的捕獲，并且通過參數修改可以更改部分相關長度、部分相關值的個數和碼相位的搜索個數，實現資源的動態分配，實現靈活。
圖1a-1c為一般PN碼捕獲示意圖,其中，Ia:頻率碼相位二維搜索，Ib:碼相位并行搜索，Ic:頻率并行搜索；圖2為本實用新型頻率并行PN碼捕獲實現結構；圖3為單路相關器的實現結構；圖4為自適應門限計算判決實現框圖；圖5為捕獲策略控 制流程圖。
具體實施方式
以下結合附圖對本實用新型做進一步介紹。圖2為PN碼捕獲實現結構，主要分四部分:并行相關單元、FFT處理單元、門限判決單元和策略控制單元。一、并行相關單元:輸入的擴頻調制信號首先進入并行相關單元。并行相關單元由M個并行相關器組成，每個相關器的長度為X，每個PN碼相位點上輸出P個部分相關值，補零送至FFT處理單元做N點的FFT運算，可以同時搜索整個多普勒頻率范圍。相關器長度X、分段個數P和FFT點數N由多普勒頻率范圍和頻率捕獲精度決定。FFT的捕獲范圍為:土 l/2XTc，其中，Tc為PN碼片寬度，FFT頻率捕獲精度為:I/(NXTc)，其中N取2n，P取小于等于N的整數，P越小占用資源越小，捕獲時間越短，但捕獲概率降低，具體取值可以根據捕獲算法仿真得到。相關器的并行度M根據捕獲時間要求、相位不確定度和占用硬件資源的要求確定，平均捕獲時間:RXPTc/M，增大并行度M可以減小捕獲時間，但會增加硬件資源開銷。PN碼產生器依次產生M個碼相位相差l/2chip的PN序列，送入M并行相關器與輸入的擴頻信號進行相關運算，M并行相關器可以同時計算M個相位的相關值，如果接收擴頻信號PN碼的不確定度為土R/2個chip，不考慮捕獲確認，則至少共需要計算2R/M次并行相關運算可以遍歷所有的碼相位完成捕獲，捕獲精度為±l/2chip。[0024]圖3為單路相關器的實現結構，由于PN碼為二進制序列，所以相關運算可以完全由選擇器和加法器實現，當PN碼為O時，對輸入擴頻信號進行加運算，否則對輸入信號取反后做加運算，即做減操作；當輸入X個信號時，輸出累加結果并且對寄存器清零。二、FFT處理單元:并行相關單元輸出的M路并行相關值進入FFT處理單元。FFT處理單元完成M路并行數據的存儲和M個N點FFT運算，可以同時得到某一個碼相位上的所有多普勒頻率值，通過判決確定碼相位和多普勒頻率值。FFT處理單元包括M個RAM、復用選擇器、N點FFT計算模塊和累加器。a) M個并行相關器對應M個RAM，RAM的存儲深度為P，M個并行相關器輸出按順序對應輸出P個部分相關值存儲到M個RAM中；b) RAM輸出P個部分相關值通過補零做N點FFT運算。設計主要考慮復用FFT計算模塊減少硬件資源的使用，通過合理選擇處理時鐘felk可以只使用一個FFT計算模塊按順序分別完成M個PN碼相位的N點FFT運算。c) FFT輸出的相關值送至累加器做非相干累加，通過Y個碼元的非相干累加可以提高信噪比，增大捕獲概率，可以根據實際系統要求選擇。 三、門限判決單元:FFT處理單元輸出的累加結果進入門限判決單元。門限判決單元完成自適應門限計算、比較判決和頻率計算等功能。圖4為門限計算判決實現框圖。a)對輸入每個碼相位的N個FFT值分別求模的平均，然后乘以系數r得到當前碼相位當前時刻的門限值，門限值實時計算，系數r確定方法如下:通過MATLAB進行捕獲算法仿真，得到當前碼相位N個FFT值的平均值De和最大值Dm，得到粗略的系數rl=2/3XDm/De ;通過仿真調整rl使得捕獲概率等指標達到要求，得到系數r2 ;通過實際場景測試調整系數rl使得捕獲概率等指標達到要求，得到最終的系數r。b)在計算判決門限的同時搜索當前碼相位的最大值，最大值計算只需要一個比較器即可順序求出當前碼相位N點的最大值。搜索最大值的方法如下:假定當前碼相位累加結果的第一個值為最大值，從第二個值開始與上一個值進行比較，若該值大于最大值，則最大值進行更新，更新為當前值；否則最大值進行保持，保持上一次的最大值，如此往復，直至第N個值比較完畢；得到當前碼相位的最大值及其所在的位置；按照此方法繼續搜索下一個碼相位的最大值。c)比較當前碼相位最大值和門限判斷是否捕獲。確定捕獲后，根據FFT輸出最大值的位置計算載波頻率，輸出捕獲到的碼相位和載波頻率值，進入后續跟蹤模塊。四、策略控制單元:策略控制單元按照捕獲策略完成整個捕獲系統的控制，主要完成捕獲策略控制(采用多碼相位搜索策略，控制M并行相關的次數和多碼相位搜索的個數Q ;并且進行捕獲碼相位的判斷和多普勒頻率的計算)、PN碼的生成控制、FFT計算模塊的復用控制、碼元的非相干累加控制和自適應門限的計算調整等功能。圖5為本裝置的捕獲流程。其中counterl:輸入FFT計算模塊中的數據個數計數,最大值為P ；counter2:計算2R個1/2碼相位的相關，M并行共需計算2R/M次；捕獲標志:標記捕獲到碼相位FFT輸出最大值超過門限。a)對PN碼產生器產生的PN碼依次進行l/2chip延遲，每M個相位的PN碼作為一組分別和輸入信號進行長度為X的相關，通過counterl計數，對M組各P個部分相關值分別補零計算N點的FFT ；b)分別對每組N個FFT的值求模的最大值與計算出來的檢測門限進行比較，若最大值大于設定的檢測門限，則表明信號捕獲，繼續搜索Q個碼相位，然后比較Q+1個碼相位上FFT輸出最大值的最大值，給出信號所在位置的碼相位和FFT最大值的位置，通過FFT最大值的位置計算載波頻率值，進入信號跟蹤階段；如果最大值小于門限，則表明信號未捕獲，繼續進行下一個碼相位的搜索；c)依次判斷M個最大值，如果M組FFT輸出的最大值都沒有超過檢測門限，通過控制器邏輯改變碼相位，進行下一組M個碼相位的判斷；PN碼每移動M個l/2chip，counter2進行計數,控制PN碼輸出的相位進而控制并行相關計算的次數,如果counter2計數等于2R/M，則表明完成整個PN碼相位的搜索，進行下一輪搜索或者直接退出。在大信噪比的情況下，頻率并行PN碼捕獲方法存在搜索到的碼相位不準確的問題，即在上述捕獲策略中可能會在最佳碼相位前的某個碼相位上捕獲成功，這樣增加了虛警概率。本文采用多碼相位搜索策略，在相關值超過門限后再連續搜索Q個碼相位，然后比較Q+1個碼相位上FFT輸出最大值的最大值，通過這種方法可以找到最佳碼相位，Q值可以根據不同應用環境進行配置，當信噪比較大時增大Q值，當信噪比低時減小Q值，達到最大限度的減少硬件實現資源、較小捕獲時間和增大正確捕獲概率的目的。本實用新型未詳 細說明部分屬本領域技術人員公知技術。
權利要求1.一種基于頻域的PN碼快速捕獲裝置，其特征在于:包括并行相關單元、FFT處理單元、門限判決單元和策略控制單元； 并行相關單元由M個并行相關器組成，每個并行相關器對輸入的擴頻調制IQ兩路信號分別與PN碼生成器生成的IQ兩路PN碼進行相關，輸出M組相關值至FFT處理單元； FFT處理單元包括M個RAM、復用選擇器、N點FFT計算模塊和累加器；M組相關值分別存儲在M個RAM中，每個RAM與復用選擇器之間進行數據通信，復用選擇器的輸出連接N點FFT計算模塊，N點FFT計算模塊通過復用選擇器從RAM中按順序完成M個PN碼相位的N點FFT運算，運算結果輸出至累加器進行非相干累加，累加結果輸出至門限判決單元； 策略控制單元控制PN碼生成器生成IQ兩路PN碼，并輸出控制信號至FFT處理單元和門限判決單元進行多碼相位搜索； 門限判決單元根據累加結果確定自適應門限，搜索最大值并且記錄最大值對應的位置和當前的PN碼相位，根據 自適應門限和最大值在策略控制單元的控制下進行PN碼的捕獲。
專利摘要一種基于頻域的PN碼快速捕獲裝置，策略控制單元控制PN碼生成器生成IQ兩路PN碼，并輸出控制信號至FFT處理單元和門限判決單元進行多碼相位搜索；并行相關單元由M個并行相關器組成，每個并行相關器對輸入的擴頻調制IQ兩路信號分別與PN碼生成器生成的IQ兩路PN碼進行相關，輸出M組相關值至FFT處理單元；FFT處理單元按順序完成M個PN碼相位的N點FFT運算，運算結果輸出至累加器進行非相干累加，累加結果輸出至門限判決單元；門限判決單元根據累加結果確定自適應門限，搜索最大值并且記錄最大值對應的位置和當前的PN碼相位，根據自適應門限和最大值在策略控制單元的控制下進行PN碼的捕獲。
文檔編號H04B1/7075GK203086464SQ20132003738
公開日2013年7月24日 申請日期2013年1月21日 優先權日2013年1月21日
發明者翟繼強, 李雄飛, 陶孝鋒, 王顯煜, 董超 申請人:西安空間無線電技術研究所