適用于級聯連接的Crossbar總線結構的制作方法
【專利摘要】本發明涉及一種適用于級聯連接的Crossbar總線結構，其特點是：包括有開關模塊，采用m*n個開關模塊組成總線結構。同時，開關模塊設有至少三個輸入端口與至少兩個輸出端口，三個輸入端口分別是第一開關數據輸入端、第二開關數據輸入端、開關使能端，兩個輸出端口分別是第一開關數據輸出端和第二開關數據輸出端，總線結構設有共有n個矩陣數據輸入端，m個默認矩陣數據輸入端，m*n個矩陣使能端和n個矩陣數據輸出端。由此，比現有技術擁有更小的延時，降低面向級聯連接的存在的難度，易于推廣實現。同時，有效減少了選擇器電路面積和譯碼器面積，降低了總線負載減少了功耗。
【專利說明】適用于級聯連接的Crossbar總線結構
【技術領域】
[0001]本發明涉及一種總線結構，尤其涉及一種適用于級聯連接的Crossbar總線結構。【背景技術】
[0002]Crossbar (即CrossPoint)被稱為交叉開關矩陣或縱橫式交換矩陣,它是業界公認的用于構建大容量系統的首選交換網絡結構。總線交換、環形交換和共享內存交換結構都是某種程度上的共享帶寬，而Crossbar結構的交換網完全突破了這種限制，在交換網絡內部沒有帶寬的瓶頸，不會因為帶寬資源不夠而產生阻塞。Crossbar結構的交換網采用了一種矩陣結構實現了無阻塞交換。Crossbar交換網絡在數據平面沒有任何瓶頸。這正是因為Crossbar引入了交換矩陣這種新的交換方式，摒棄了共享帶寬的交換方式，在數據交換方式上是一種革命性的變化。Crossbar交換網的擴展能力非常強，交換容量可以做的很大，基本不受硬件條件限制，目前單顆芯片交換容量在256G - 700G之間，多顆芯片可以構建T級乃至幾T容量的大型交換網絡，足以滿足當前和未來幾年網絡對交換容量的需求，并且隨著硬件集成技術的進步，單顆Crossbar芯片支持的容量會更大。
[0003]每一條輸入線路與每個輸出線路都有一個交叉點。在交叉點處由一個半導體開關連接輸入線路與輸出線路。當來自某個接口的輸入線路需要交換到另一個接口的輸出點時，在CPU或交換矩陣控制器的控制下，將交叉點的開關連接，數據就發送到另一個接口。
[0004]但是，當Crossbar總線上的節點數目急劇增加后，Crossbar總線上的開關邏輯尺寸勢必要大幅增加，以適應在在多點接入下的高速通訊。圖4所示的是全局連接的Crossbar總線結構圖。圖5所示的是級聯連接的Crossbar總線結構圖。由于全局連接情況下，選擇器電路面積和譯碼器面積都會顯著增加，并會導致總線延時增加，總線負載也會大幅增加從而導致功耗增加。因此，圖5所示的Crossbar總線結構圖會具有更小的延時。
[0005]而對于級聯連接的Crossbar總線結構圖，則電路結構主要由多個小型的Crossbar交換網絡組成。如何面向級聯連接的Crossbar總線結構,設計簡單可用動態可配置的Crossbar總線結構成為一個新的課題。
【發明內容】
[0006]本發明的目的就是為了解決現有技術中存在的上述問題，提供一種適用于級聯連接的Crossbar總線結構。
[0007]本發明的目的通過以下技術方案來實現:
[0008]適用于級聯連接的Crossbar總線結構,其特征在于:包括有開關模塊,采用m*n個開關模塊組成總線結構，所述開關模塊設有至少三個輸入端口與至少兩個輸出端口，所述的三個輸入端口分別是第一開關數據輸入端、第二開關數據輸入端、開關使能端，所述的兩個輸出端口分別是第一開關數據輸出端和第二開關數據輸出端，所述總線結構設有共有η個矩陣數據輸入端，m個默認矩陣數據輸入端，m*n個矩陣使能端和η個矩陣數據輸出端。
[0009]上述的適用于級聯連接的Crossbar總線結構，其中:所述的開關使能端信號共有兩類信號，分別為第一信號和第二信號；當開關使能端信號為第一信號時，第一開關數據輸出端和第一開關數據輸入端保持一致，第二開關數據輸入端和第二開關數據輸出端保持一致；當開關使能端信號為第二信號時，第一開關數據輸出端和第二開關數據輸入端保持一致，第二開關數據輸入端和第一開關數據輸出端保持一致。
[0010]進一步地,上述的適用于級聯連接的Crossbar總線結構,其中:所述的總線結構設第一行η個開關模塊分別命名為Gn，G12……Gln，第二行η個開關模塊分別命名為G21,G22……G2n，第m行η個開關模塊分別命名為Gml，Gffl2……Gnm ;矩陣數據輸入端I~η分別與G11, G12……Gln的第二開關數據輸入端一一相連；默認矩陣數據輸入端I~m分別與G11,
G21......Gml的第一開關數據輸入端相連；矩陣數據輸出端I~η分別與Gln, G2n......Gmn
的第一開關數據輸出端一一相連；對于I~η-l列中的同行開關模塊，其第一開關數據輸出端與同行下一列開關模塊的數據輸入端I相連；對于I~m-ι行中的同列開關模塊,其第二開關數據輸出端與同列下一行開關模塊的數據輸入端2相連；對于第m行中的η個開關模塊，其第二開關數據輸出端空接。
[0011]本發明技術方案的優點主要體現在:提供一種嶄新的開關模塊，同時提供了基于本開關模塊的新的Crossbar總線結構，比現有技術擁有更小的延時，降低面向級聯連接的存在的難度，易于推廣實現。同時，有效減少了選擇器電路面積和譯碼器面積，降低了總線負載減少了功耗。
【專利附圖】
【附圖說明】
[0012]本發明的目的、優點和特點，將通過下面優選實施例的非限制性說明進行圖示和解釋。
[0013]圖1是開關模塊構造示意圖。
`[0014]圖2是3*3Crossbar總線結構框圖。
[0015]圖3是m*n Crossbar總線結構框圖。
[0016]圖4是全局連接的Crossbar總線結構圖。
[0017]圖5是級聯連接的Crossbar總線結構圖。
[0018]圖中各附圖標記的含義如下:
[0019]I開關模塊2第入端一開關數據輸
[0020]3第二開關數據輸入端4開關使能端
[0021]5第一開關數據輸出端6第出端二開關數據輸
[0022]
【具體實施方式】
[0023]如圖1~3所示的適用于級聯連接的Crossbar總線結構，其特征在于:包括有開關模塊1，同時，采用m*n個開關模塊I組成總線結構。為了滿足高速通訊需要，同時盡可能減少開關邏輯尺寸的增加，開關模塊I設有至少三個輸入端口與至少兩個輸出端口。具體來說，三個輸入端口分別是第一開關數據輸入端2、第二開關數據輸入端3、開關使能端4。與之對應的是，兩個輸出端口分別是第一開關數據輸出端5和第二開關數據輸出端6。并且，為了減少級聯連接的延遲，構成較為完善的總線結構，本發明采用的總線結構設有共有η個矩陣數據輸入端，m個默認矩陣數據輸入端，m*n個矩陣使能端和η個矩陣數據輸出端。
[0024]就本發明一較佳的實施方式來看，為了降低級聯連接的同時滿足數據傳輸的穩定性，采用的開關使能端4信號共有兩類信號，分別為第一信號和第二信號。實際運作時，當開關使能端4信號為第一信號時，第一開關數據輸出端5和第一開關數據輸入端2保持一致，第二開關數據輸入端3和第二開關數據輸出端6保持一致。當開關使能端4信號為第二信號時，第一開關數據輸出端5和第二開關數據輸入端3保持一致，第二開關數據輸入端3和第一開關數據輸出端5保持一致。
[0025]結合本發明的實際使用情況來看，以圖2是3*3的Crossbar總線結構框圖為例:該Crossbar總線由3*3個開關模塊組成。由此，共有3個矩陣數據輸入端，3個默認矩陣數據輸入端，3*3個矩陣使能端和3個矩陣數據輸出端。若將第一行3控開關模塊分別命名為Gn，G12,G13，則第二行3個開關模塊分別命名為G21,G22,G23，第3行3個開關模塊分別命名為G31, G32, G330與之對應的是，矩陣數據輸入端I~3分別與Gn，G12, G13的第二開關數據輸入端相連。默認矩陣數據輸入端I~3分別與G11, G21, G31的第一開關數據輸入端相連。矩陣數據輸出端I~3分別與G13, G23, G33的第一開關數據輸出端相連。這樣，對于I~2列中的同行開關模塊,其第一開關數據輸出端與同行下一列開關模塊的數據輸入端I相連。對于I~2行中的同列開關模塊，其第二開關數據輸出端與同列下一行開關模塊的數據輸入端2相連。對于第3行中的3個開關模塊，其第二開關數據輸出端空接。
[0026]該總線結構的數據傳輸由3*3個矩陣使能端控制。若矩陣數據輸入端I和矩陣數據輸出端I相連，矩陣數據輸入端2和矩陣數據輸出端2相連，矩陣數據輸入端3和矩陣數據輸出端3相連,則C11,C22,C33的輸入為第二信號,其他矩陣使能端處于第一信號。若矩陣數據輸入端I和矩陣數據輸出端2相連，矩陣數據輸入端2和矩陣數據輸出端3相連，矩陣數據輸入端3和矩陣數據輸出端I相連，則C12，C23，C31的輸入為第二信號，其他矩陣使能端處于第一信號。
[0027]進一步來看，圖3 是采用本發明后的m*n Crossbar總線結構框圖。該Crossbar總線由m*n個開關模塊組成，共有η個矩陣數據輸入端，m個默認矩陣數據輸入端，m*n個矩陣使能端和η個矩陣數據輸出端。為了便于辨識，可以將第一行η控開關模塊分別命名為Gn，G12……Gln，則第二行η個開關模塊分別命名為G21,G22……G2n,……，第m行η個開關模塊分別命名為Gml，Gm2……Gmn。
[0028]再進一步來看，由此構成的矩陣數據輸入端I~η分別與Gn，G12……Gln的第二開關數據輸入端一一相連；默認矩陣數據輸入端I~m分別與Gn，G21……Gml的第一開關數據
輸入端相連；矩陣數據輸出端I~η分別與Gln, G2n......Gmn的第一開關數據輸出端
相連；對于I~η-1列中的同行開關模塊,其第一開關數據輸出端與同行下一列開關模塊的數據輸入端I相連；對于I~m-Ι行中的同列開關模塊,其第二開關數據輸出端與同列下一行開關模塊的數據輸入端2相連；對于第m行中的η個開關模塊，其第二開關數據輸出端空接。
[0029]該總線結構的數據傳輸由m*n個矩陣使能端控制。若矩陣數據輸入端K (K e (l,m))和矩陣數據輸出端L(L e (I,η))相連，則Cia的輸入為第二信號，Cpl(P e (l，m)，P 關 K)和 Cko(Oe (I, η), O ^L)處于第一信號。
[0030]通過上述的文字表述可 以看出，采用本發明后，提供一種嶄新的開關模塊，同時提供了基于本開關模塊的新的Crossbar總線結構，比現有技術擁有更小的延時，降低面向級聯連接的存在的難度，易于推廣實現。同時，有效減少了選擇器電路面積和譯碼器面積，降低了總線負載減少了功耗。
[0031]這些實施例僅是應用本發明技術方案的典型范例，凡采取等同替換或者等效變換而形成的技術方案，均落在本發明要求保護的范圍之內。
【權利要求】
1.適用于級聯連接的Crossbar總線結構，其特征在于:包括有開關模塊，采用m*n個開關模塊組成總線結構，所述開關模塊設有至少三個輸入端口與至少兩個輸出端口，所述的三個輸入端口分別是第一開關數據輸入端、第二開關數據輸入端、開關使能端，所述的兩個輸出端口分別是第一開關數據輸出端和第二開關數據輸出端，所述總線結構設有共有η個矩陣數據輸入端，m個默認矩陣數據輸入端，m*n個矩陣使能端和η個矩陣數據輸出端，所述m, η為正整數，m≥I, η≥I。
2.根據權利要求1所述的適用于級聯連接的Crossbar總線結構，其特征在于:所述的開關使能端信號共有兩類信號，分別為第一信號和第二信號；當開關使能端信號為第一信號時，第一開關數據輸出端和第一開關數據輸入端保持一致，第二開關數據輸入端和第二開關數據輸出端保持一致；當開關使能端信號為第二信號時，第一開關數據輸出端和第二開關數據輸入端保持一致，第二開關數據輸入端和第一開關數據輸出端保持一致。
3.根據權利要求1所述的適用于級聯連接的Crossbar總線結構,其特征在于:所述的總線結構設第一行η個開關模塊分別命名為Gn，G12……Gln，第二行η個開關模塊分別命名為G21, G22……G2n，第m行η個開關模塊分別命名為Gml，Gffl2……Gnm ;矩陣數據輸入端I~η分別與Gn，G12……Gln的第二開關數據輸入端一一相連；默認矩陣數據輸入端I~m分別與G11, G21......Gml的第一開關數據輸入端相連；矩陣數據輸出端I~η分別與Gln, G2n......Gnm的第一開關數據輸出端一一相連；對于I~η-l列中的同行開關模塊，其第一開關數據輸出端與同行下一列開關模塊的數據輸入端I相連；對于I~m-Ι行中的同列開關模塊,其第二開關數據輸出端與同列下一行開關模塊的數據輸入端2相連；對于第m行中的η個開關模塊，其第二開關數據輸出端空接。
4.根據權利要求1所述的適用于級聯連接的Crossbar總線結構,其特征在于:設m*n個矩陣使能端命名分別為G11,……Gnm，所述下標數字由矩陣使能端所屬的開關模塊名字中的下標決定；若矩陣數據輸入端K(Ke (l，m))和矩陣數據輸出端L(Le (l，n))相連，則Cia的輸入為第二信號，C1JP e (l，m)，P關K)和Cko(Oe (l,n),0^ L)處于第一信號。
【文檔編號】H04L12/931GK103763165SQ201310607722
【公開日】2014年4月30日 申請日期:2013年11月26日 優先權日:2013年11月26日
【發明者】吳迪, 陳鑫, 張珂 申請人:蘇州愛思索電子科技有限公司