多格式數(shù)據(jù)傳輸系統(tǒng)的制作方法
【專利摘要】多格式數(shù)據(jù)傳輸系統(tǒng)，包括時鐘選擇控制器、并串轉換控制器、數(shù)據(jù)拼接模塊、數(shù)據(jù)選擇控制器、數(shù)據(jù)傳輸電路；時鐘選擇控制器用于在不同的數(shù)據(jù)輸出格式下對時鐘信號進行選擇輸出，根據(jù)指令選擇應用的時鐘信號；并串轉換控制器包括8bit并串轉換單元、10bit并串轉換單元和14bit并串轉換單元，用于將數(shù)據(jù)進行不同位寬的并串轉換；數(shù)據(jù)傳輸電路將不同格式的數(shù)據(jù)對應時鐘和同步信號輸出給下一級電路。本發(fā)明實現(xiàn)了應用同一接口發(fā)送多種格式的串行數(shù)據(jù)，達到了多種格式數(shù)據(jù)傳輸?shù)膽靡?，有效地提高了?shù)據(jù)傳輸?shù)撵`活性、數(shù)據(jù)率，減少了應用接口芯片的數(shù)量和連接信號的數(shù)量，節(jié)約了成本，提高了數(shù)據(jù)傳輸?shù)目煽啃浴?br>
【專利說明】多格式數(shù)據(jù)傳輸系統(tǒng)
【技術領域】
[0001]本發(fā)明屬于航天遙感器【技術領域】，涉及一種多格式數(shù)據(jù)傳輸系統(tǒng)，可用于航天相機視頻電子系統(tǒng)的數(shù)據(jù)傳輸接口。
【背景技術】
[0002]隨著遙感技術的不斷發(fā)展，遙感相機的種類和數(shù)量在不斷地增加，應用的CCD種類和數(shù)量也越來越多。在遙感相機性能不斷提高的同時，對其數(shù)據(jù)傳輸速率以及傳輸通道的數(shù)據(jù)量的要求也越來越高。通常情況下，遙感相機的數(shù)傳接口采用LVDS信號，與傳統(tǒng)的單端信號傳輸相比，LVDS信號具有更高的傳輸能力。目前，應用LVDS傳輸?shù)臄?shù)據(jù)格式通常為多比特并行，需要使用大量的電纜和接口芯片，很多數(shù)據(jù)傳輸接口還需要主備份數(shù)據(jù)接口，這樣就帶來了可靠性下降和成本增加等問題。傳輸?shù)臄?shù)據(jù)也只有一種數(shù)據(jù)格式,不能適應不同格式數(shù)據(jù)的傳輸和應用。
【發(fā)明內容】
[0003]本發(fā)明的技術解決問題是:應用多格式數(shù)據(jù)傳輸系統(tǒng)，實現(xiàn)了多種數(shù)據(jù)格式通過同一數(shù)據(jù)傳輸接口輸出，輸出的數(shù)據(jù)為串行格式，達到了多種格式數(shù)據(jù)傳輸?shù)膽靡?，有效地提高了?shù)據(jù)傳輸?shù)撵`活性、數(shù)據(jù)率，減少了應用接口芯片的數(shù)量和連接信號的數(shù)量，節(jié)約了成本，提高了數(shù)據(jù)傳輸?shù)目煽啃浴?br>
[0004]本發(fā)明的技術解決方案是:為了解決數(shù)傳接口的數(shù)據(jù)傳輸問題，多格式數(shù)據(jù)傳輸系統(tǒng)，包括了時鐘選擇控制器、并串轉換控制器、數(shù)據(jù)拼接模塊、數(shù)據(jù)選擇控制器、數(shù)據(jù)傳輸電路。
[0005]所述時鐘選擇控制器用于在不同的數(shù)據(jù)輸出格式下對時鐘信號進行選擇輸出，其接收外部控制指令，通過指令選擇數(shù)傳應用的時鐘，兩個時鐘信號均為外部輸入，根據(jù)實際的應用要求，時鐘頻率之間為1.4倍的關系。
[0006]所述并串轉換控制器包括8bit并串轉換單元、IObit并串轉換單元和14bit并串轉換單元，用于將數(shù)據(jù)進行并串轉換。通過對圖像數(shù)據(jù)、應用數(shù)據(jù)和輔助數(shù)據(jù)的不同位寬的并串轉換，得到了 3種類型的串行數(shù)據(jù)，通過不同的數(shù)據(jù)之間的組合就可以形成不同的數(shù)據(jù)格式。
[0007]所述數(shù)據(jù)拼接模塊將并串轉換后的數(shù)據(jù)按照不同的組合進行拼接，得到多種格式的串行數(shù)據(jù)。通過對8bit并串轉換后的輔助數(shù)據(jù)和IObit并串轉換后的圖像數(shù)據(jù)進行拼接得到第一種格式數(shù)據(jù)，對8bit并串轉換后的應用數(shù)據(jù)和14bit并串轉換后的圖像數(shù)據(jù)進行拼接得到第二種格式數(shù)據(jù)，對Hbit并串轉換后的應用數(shù)據(jù)和14bit并串轉換后的圖像數(shù)據(jù)進行拼接得到第三種格式數(shù)據(jù)。
[0008]所述數(shù)據(jù)選擇控制器用于根據(jù)不同的輸出要求選擇輸出對應格式的數(shù)據(jù)，其接收外部控制指令，通過指令選擇數(shù)傳應用的數(shù)據(jù)，實現(xiàn)根據(jù)不同的指令輸出不同格式的數(shù)據(jù)。輸出的數(shù)傳同步信號為固定頻率和占空比的周期信號，與不同格式的輸出數(shù)據(jù)都能對應輸出。
[0009]所述數(shù)據(jù)傳輸電路用于將不同格式的數(shù)據(jù)對應時鐘和同步信號輸出給下一級電路，其應用LVDS傳輸協(xié)議以及對應接口芯片進行信號發(fā)送。
[0010]本發(fā)明與現(xiàn)有技術相比的優(yōu)點在于:
[0011](I)通過對數(shù)據(jù)的并串轉換處理，減少了輸出數(shù)傳接口的信號數(shù)量和應用的接口芯片數(shù)量，從而減少了成本，提高了數(shù)據(jù)傳輸?shù)目煽啃浴?br>
[0012](2)通過應用同一數(shù)據(jù)傳輸接口，實現(xiàn)了多種格式數(shù)據(jù)的輸出，與傳統(tǒng)的單一數(shù)據(jù)格式傳輸相比，可以輸出原始數(shù)據(jù)和應用數(shù)據(jù)等不同格式的數(shù)據(jù)，提高了數(shù)據(jù)傳輸應用的靈活性，為圖像處理的驗證提供了依據(jù)。
[0013](3)通過對不同格式數(shù)據(jù)以及對應時鐘的選擇輸出，實現(xiàn)了不同數(shù)據(jù)率的傳輸應用，從而在相同時間內，提高了數(shù)傳接口的數(shù)據(jù)率。
【專利附圖】
【附圖說明】
[0014]圖1為多格式數(shù)據(jù)傳輸系統(tǒng)的結構示意圖；
[0015]圖2為并串轉換控制器的結構示意圖；
[0016]圖3為并串轉換單元示意圖；
[0017]圖4為輸出不同數(shù)據(jù)格式的時序圖；
圖5為第二種輸出的數(shù)據(jù)格式時序圖；
圖6為第三種輸出的數(shù)據(jù)格式時序圖。
【具體實施方式】
[0018]如圖1所示為本發(fā)明多格式數(shù)據(jù)傳輸系統(tǒng)的結構示意圖，包括時鐘選擇控制器、并串轉換控制器、數(shù)據(jù)拼接模塊、數(shù)據(jù)選擇控制器、數(shù)據(jù)傳輸電路；時鐘選擇控制器用于在不同的數(shù)據(jù)輸出格式下對時鐘信號進行選擇輸出，根據(jù)指令選擇應用的時鐘信號；并串轉換控制器包括8bit并串轉換單元、IObit并串轉換單元和14bit并串轉換單元，用于將數(shù)據(jù)進行不同位寬的并串轉換，8bit并串轉換單元用于將應用數(shù)據(jù)和輔助數(shù)據(jù)進行8位并行到I位串行的并串轉換，IObit并串轉換單元用于將圖像數(shù)據(jù)進行10位并行到I位串行的并串轉換，14bit并串轉換單元用于將圖像數(shù)據(jù)和應用數(shù)據(jù)進行14位并行到I位串行的并串轉換；數(shù)據(jù)拼接模塊將并串轉換后的數(shù)據(jù)按照不同的組合進行拼接，得到多種格式的串行數(shù)據(jù)，即將8bit并串轉換后的輔助數(shù)據(jù)和IObit并串轉換后的圖像數(shù)據(jù)進行拼接得到第一種格式數(shù)據(jù)，將8bit并串轉換后的應用數(shù)據(jù)和14bit并串轉換后的圖像數(shù)據(jù)進行拼接得到第二種格式數(shù)據(jù)，將Hbit并串轉換后的應用數(shù)據(jù)和14bit并串轉換后的圖像數(shù)據(jù)進行拼接得到第三種格式數(shù)據(jù)；數(shù)據(jù)選擇控制器用于根據(jù)不同的輸出要求選擇輸出對應格式的數(shù)據(jù)，實現(xiàn)根據(jù)不同的指令輸出不同格式數(shù)據(jù)的要求；數(shù)據(jù)傳輸電路將不同格式的數(shù)據(jù)對應時鐘和同步信號輸出給下一級電路。
[0019]如圖1所示時鐘選擇控制器的輸入包括時鐘I信號、時鐘2信號和選擇指令信號，輸出數(shù)傳時鐘信號。選擇指令信號由外部提供，用于判斷選擇輸出的時鐘信號。時鐘I和時鐘2為輸入時鐘信號，時鐘2的頻率為時鐘I頻率的1.4倍。判斷選擇后得到的數(shù)傳時鐘傳遞給數(shù)據(jù)傳輸電路。這個過程中，時鐘I和時鐘2信號還要分別進行各自時鐘域的并串轉換以及數(shù)據(jù)拼接。并串轉換控制器的輸入包括應用數(shù)據(jù)1、應用數(shù)據(jù)2、圖像數(shù)據(jù)、輔助數(shù)據(jù)和同步信號。在時鐘I信號的時鐘域，應用8bit并串轉換單元和IObit并串轉換單元，將輔助數(shù)據(jù)和圖像數(shù)據(jù)分別進行并串轉換，得到輔助數(shù)據(jù)進行8bit并串轉換后的數(shù)據(jù)
I信號，圖像數(shù)據(jù)進行IObit并串轉換后的數(shù)據(jù)2信號，以及數(shù)據(jù)對應的數(shù)據(jù)有效信號。在時鐘2信號的時鐘域，應用8bit并串轉換單元和14bit并串轉換單元，將應用數(shù)據(jù)1、應用數(shù)據(jù)2和圖像數(shù)據(jù)分別進行并串轉換，得到應用數(shù)據(jù)2進行Sbit并串轉換后的數(shù)據(jù)3信號，應用數(shù)據(jù)I進行14bit并串轉換后的數(shù)據(jù)4信號，圖像數(shù)據(jù)進行14bit并串轉換后的數(shù)據(jù)5信號，以及數(shù)據(jù)對應的數(shù)據(jù)有效信號。這些信號傳遞給數(shù)據(jù)拼接模塊，數(shù)據(jù)拼接模塊應用時鐘I和對應的數(shù)據(jù)有效信號，將數(shù)據(jù)I信號和數(shù)據(jù)2信號組合輸出，輸出串行數(shù)據(jù)I信號以及數(shù)據(jù)同步信號；應用時鐘2和對應的數(shù)據(jù)有效信號，將數(shù)據(jù)3信號和數(shù)據(jù)5信號組合輸出，輸出串行數(shù)據(jù)2信號以及數(shù)據(jù)同步信號；應用時鐘2和對應的數(shù)據(jù)有效信號，將數(shù)據(jù)4信號和數(shù)據(jù)5信號組合輸出，輸出串行數(shù)據(jù)3信號以及數(shù)據(jù)同步信號。數(shù)據(jù)選擇控制器根據(jù)輸入的選擇指令信號，選擇將輸入的串行數(shù)據(jù)1、串行數(shù)據(jù)2、串行數(shù)據(jù)3中的一個和輸入的數(shù)據(jù)同步一起輸出，得到數(shù)傳數(shù)據(jù)和數(shù)傳同步信號。數(shù)據(jù)傳輸電路將數(shù)傳時鐘、數(shù)傳數(shù)據(jù)和數(shù)傳同步信號一起輸出給下一級電路。
[0020]如圖2所示，并串轉換控制器包括8bit并串轉換單元、IObit并串轉換單元和14bit并串轉換單元。輸入包括輔助數(shù)據(jù)、圖像數(shù)據(jù)、應用數(shù)據(jù)1、應用數(shù)據(jù)2和同步信號，還有時鐘I信號和時鐘2信號。同步信號包括輔助數(shù)據(jù)使能、圖像數(shù)據(jù)使能和應用數(shù)據(jù)使能信號。輸入的時鐘2信號的頻率為時鐘I信號頻率的1.4倍。在時鐘I的時鐘域，應用時鐘I信號將輔助數(shù)據(jù)和圖像數(shù)據(jù)進行并串轉換。輸入的輔助數(shù)據(jù)為8bit，其頻率為時鐘I頻率的1/8，將其進行Sbit并行到Ibit串行的轉換，輸出得到數(shù)據(jù)I信號。輸入的圖像數(shù)據(jù)為14bit，其頻率為時鐘I頻率的1/10，取其14bit中的高IObit進行IObit并行到Ibit串行的轉換，輸出得到數(shù)據(jù)2信號。將輸入同步信號中與其對應的輔助數(shù)據(jù)使能和圖像數(shù)據(jù)使能進行2個時鐘周期的延時，輸出得到數(shù)據(jù)有效I信號。在時鐘2的時鐘域，應用時鐘2信號將應用數(shù)據(jù)1、應用數(shù)據(jù)2和圖像數(shù)據(jù)進行并串轉換。輸入的應用數(shù)據(jù)I和圖像數(shù)據(jù)均為14bit，其頻率為時鐘2頻率的1/14，將其進行14bit并行到Ibit串行的轉換，輸出得到數(shù)據(jù)4和數(shù)據(jù)5信號。輸入的應用數(shù)據(jù)2為8bit，其頻率為時鐘2頻率的1/8，將其進行8bit并行到Ibit串行的轉換，輸出得到數(shù)據(jù)3信號。將輸入同步信號中與其對應的應用數(shù)據(jù)使能和圖像數(shù)據(jù)使能進行2個時鐘周期的延時，輸出得到數(shù)據(jù)有效2信號。這里應用的8bit并串轉換單元、IObit并串轉換單元和14bit并串轉換單元都是應用了一個基本的并串轉換單元。
[0021]如圖3所示，并串轉換單元的輸入包括時鐘、并行數(shù)據(jù)、數(shù)據(jù)使能信號，輸出串行數(shù)據(jù)和數(shù)據(jù)有效信號。同時還包括兩個參數(shù)，數(shù)據(jù)位寬參數(shù)和輸出順序參數(shù)。數(shù)據(jù)寬度參數(shù)用于設置輸入的并行數(shù)據(jù)位數(shù)，輸出順序參數(shù)用于設置輸出的串行數(shù)據(jù)是高位先輸出還是低位先輸出。并行數(shù)據(jù)應用時鐘信號進行采集交替進入數(shù)據(jù)寄存器I和數(shù)據(jù)寄存器2。同時應用一個計數(shù)器進行模值為N的循環(huán)計數(shù)，N為設置的數(shù)據(jù)位寬參數(shù)。在計數(shù)器從O到N-1的計數(shù)過程中，將并行數(shù)據(jù)依次從數(shù)據(jù)寄存器I和數(shù)據(jù)寄存器2輸入。在串行數(shù)據(jù)輸出部分，根據(jù)順序選擇信號，對應輸出順序參數(shù)，將對應的并行數(shù)據(jù)按位輸出得到串行數(shù)據(jù)。當順序選擇信號為O時，串行數(shù)據(jù)輸出的順序為由低到高輸出；當順序選擇信號為I時，串行數(shù)據(jù)輸出的順序為由高到低輸出。應用時鐘信號將數(shù)據(jù)使能信號延時2個時鐘周期輸出得到數(shù)據(jù)有效信號。
[0022]數(shù)據(jù)拼接模塊將并串轉換后的數(shù)據(jù)按照不同的組合進行拼接，得到3種格式的串行數(shù)據(jù)。以某相機的數(shù)據(jù)格式要求進行說明，如圖4、如圖5、如圖6所示。如圖4所示，為第一種輸出的數(shù)據(jù)格式時序圖。數(shù)據(jù)同步信號的行周期固定，高電平為6120個時鐘I的時鐘周期，低電平對應輸出的有效數(shù)據(jù)。其中前320個時鐘周期對應輔助數(shù)據(jù)的串行數(shù)據(jù)，是40個Sbit的數(shù)據(jù)并轉串之后的高位在前低位在后的數(shù)據(jù)格式；后面的120000個時鐘周期對應圖像數(shù)據(jù)的串行數(shù)據(jù)，是12000個IObit的數(shù)據(jù)并轉串之后的高位在前低位在后的數(shù)據(jù)格式。如圖5所示，為第二種輸出的數(shù)據(jù)格式時序圖。數(shù)據(jù)同步信號的行周期固定，高電平為8568個時鐘2的時鐘周期，低電平對應輸出的有效數(shù)據(jù)。其中前448個時鐘周期對應應用數(shù)據(jù)2的串行數(shù)據(jù)，是56個Sbit的數(shù)據(jù)并轉串之后的高位在前低位在后的數(shù)據(jù)格式；后面的168000個時鐘周期對應圖像數(shù)據(jù)的串行數(shù)據(jù)，是12000個14bit的數(shù)據(jù)并轉串之后的高位在前低位在后的數(shù)據(jù)格式。如圖6所示，為第三種輸出的數(shù)據(jù)格式時序圖。數(shù)據(jù)同步信號的行周期固定，高電平為8568個時鐘2的時鐘周期，低電平對應輸出的有效數(shù)據(jù)。其中前448個時鐘周期對應應用數(shù)據(jù)I的串行數(shù)據(jù)，是32個14bit的數(shù)據(jù)并轉串之后的高位在前低位在后的數(shù)據(jù)格式；后面的168000個時鐘周期對應圖像數(shù)據(jù)的串行數(shù)據(jù)，是12000個14bit的數(shù)據(jù)并轉串之后的高位在前低位在后的數(shù)據(jù)格式。數(shù)據(jù)選擇控制器根據(jù)輸入的選擇指令選擇數(shù)傳應用的數(shù)據(jù)，選擇指令為4bit。其中高2bit為00時輸出第一種數(shù)據(jù)格式的數(shù)據(jù)，即串行數(shù)據(jù)I和時鐘I時鐘域生成數(shù)據(jù)同步信號。其中高2bit為01時，判斷低2bit的選擇指令。低2bit為00時，輸出第二種數(shù)據(jù)格式的數(shù)據(jù)，即串行數(shù)據(jù)2和時鐘2時鐘域生成數(shù)據(jù)同步信號；低2bit為01時，輸出第三種數(shù)據(jù)格式的數(shù)據(jù)，即串行數(shù)據(jù)3和時鐘2時鐘域生成數(shù)據(jù)同步信號。這個過程時鐘選擇控制器只需要判斷選擇指令的高2bit，在高2bit為00時輸出時鐘I信號，在高2bit為01時輸出時鐘2信號，就可以和對應的數(shù)據(jù)和同步，一起得到數(shù)傳數(shù)據(jù)、數(shù)傳同步和數(shù)傳時鐘信號。
【權利要求】
1.多格式數(shù)據(jù)傳輸系統(tǒng)，其特征在于，包括時鐘選擇控制器、并串轉換控制器、數(shù)據(jù)拼接模塊、數(shù)據(jù)選擇控制器、數(shù)據(jù)傳輸電路；時鐘選擇控制器用于在不同的數(shù)據(jù)輸出格式下對時鐘信號進行選擇輸出，根據(jù)指令選擇應用的時鐘信號；并串轉換控制器包括8bit并串轉換單元、IObit并串轉換單元和14bit并串轉換單元，用于將數(shù)據(jù)進行不同位寬的并串轉換，Sbit并串轉換單元用于將應用數(shù)據(jù)和輔助數(shù)據(jù)進行8位并行到I位串行的并串轉換，IObit并串轉換單元用于將圖像數(shù)據(jù)進行10位并行到I位串行的并串轉換，14bit并串轉換單元用于將圖像數(shù)據(jù)和應用數(shù)據(jù)進行14位并行到I位串行的并串轉換；數(shù)據(jù)拼接模塊將并串轉換后的數(shù)據(jù)按照不同的組合進行拼接，得到多種格式的串行數(shù)據(jù)，即將8bit并串轉換后的輔助數(shù)據(jù)和IObit并串轉換后的圖像數(shù)據(jù)進行拼接得到第一種格式數(shù)據(jù)，將Sbit并串轉換后的應用數(shù)據(jù)和14bit并串轉換后的圖像數(shù)據(jù)進行拼接得到第二種格式數(shù)據(jù)，將14bit并串轉換后的應用數(shù)據(jù)和14bit并串轉換后的圖像數(shù)據(jù)進行拼接得到第三種格式數(shù)據(jù)；數(shù)據(jù)選擇控制器用于根據(jù)不同的輸出要求選擇輸出對應格式的數(shù)據(jù)，實現(xiàn)根據(jù)不同的指令輸出不同格式數(shù)據(jù)的要求；數(shù)據(jù)傳輸電路將不同格式的數(shù)據(jù)對應時鐘和同步信號輸出給下一級電路。
2.如權利要求1所述的多格式數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述多格式數(shù)據(jù)包括圖像數(shù)據(jù)、應用數(shù)據(jù)和輔助數(shù)據(jù)3種數(shù)據(jù)。
3.如權利要求1所述的多格式數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述多格式數(shù)據(jù)包括并串轉換后輸出的3種格式數(shù)據(jù)。
4.如權利要求1所述的多格式數(shù)據(jù)傳輸系統(tǒng)，其特征在于，所述數(shù)據(jù)傳輸電路為串行格式的數(shù)據(jù)傳輸。
【文檔編號】H04L29/06GK103686441SQ201310471205
【公開日】2014年3月26日 申請日期:2013年10月10日 優(yōu)先權日:2013年10月10日
【發(fā)明者】王鵬, 程蕓, 劉琦, 馬飛 申請人:北京空間機電研究所