一種星載數據傳輸發射裝置及其輸入信號的選擇方法
【專利摘要】本發明公開了一種星載數據傳輸發射裝置及其輸入信號的選擇方法，發送兩條OC門指令，每條OC門指令對應一組源信號，對兩條OC門指令進行處理，根據處理結果，選擇對應的一組源信號作為星載數據傳輸發射裝置及的輸入信號。本發明具有以下有益效果：使數據傳輸發射裝置在接收信源處理機的源信號時不受冷備份單機的影響，從而提高了系統的穩定性和可靠性；盡量控制硬件實現的復雜度，不需要額外增加時鐘信號有無等的判斷電路，保持原有的硬件平臺基本不變，僅對FPGA單元進行調整；OC門信號由現有的測控分系統發出，不增加新的硬件結構，充分利用現有設備，容易實現且節約成本。
【專利說明】一種星載數據傳輸發射裝置及其輸入信號的選擇方法
【技術領域】
[0001]本發明屬于數據傳輸【技術領域】，具體涉及一種可在衛星數據傳輸領域通用的通過指令控制選擇輸入信號的發射裝置及其輸入信號選擇方法。
【背景技術】
[0002]在衛星數據傳輸系統中，數據傳輸發射裝置的作用是:接收來自信源處理機的有效數據，完成信道編碼和調制功能后，將信號送往功率放大設備，最終通過天線發送到地面。在實際應用中，為了保障整星的可靠性，數據傳輸系統通常會采用主備份的形式，有些關鍵單機之間還會采用交叉備份的形式。當信源處理機與數據傳輸發射裝置之間采用交叉備份形式時，一臺數據傳輸發射裝置就需要接收來自兩臺信源處理機的兩組源信號，這樣就需要在兩組源信號中選擇一組作為數據傳輸發射裝置的輸入信號。
[0003]在衛星資源有限的情況下，信源處理機的備份形式通常是采用冷備份的方式，也即一臺開機一臺關機，于是，目前常見的數據傳輸發射裝置將來自兩臺信源處理機的源信號簡單地連在一起，實現“線與”作用后，發送到FPGA單元進行信道編碼與調制。
[0004]這種通過“線與”選擇交叉備份信號的方法實現起來很簡單，但最大的缺點是輸入信號質量得不到保障，繼而產生誤碼，因為信源處理機與數據傳輸發射裝置之間采用的是高速串行LVDS信號，在信源處理機未開機的情況下，數據傳輸發射裝置接收到的信號將會受到干擾，該干擾信號將會通過“線與”的方式傳遞到有用的信號中，從而導致輸入信號質量變差，甚至造成輸出端產生誤碼的現象。
【發明內容】
[0005]為了克服現有技術中存在的缺陷，本發明提供一種通過指令控制選擇輸入信號的發射裝置及其輸入信號選擇方法，具體的技術方案如下:
一種星載數據傳輸發射裝置，包括FPGA模塊，以及分別與其相連的兩路LVDS接口電路和一路指令接口電路，兩路LVDS接口電路各接收一組源信號，每組源信號包括數據信號和時鐘信號；FPGA模塊中設有信道編碼單元；
FPGA模塊內設有依次連接的指令接口邏輯單元、邏輯狀態判斷單元以及信號選擇單元，其中指令接口邏輯單元與指令接口電路連接，信號選擇單元分別與兩路LVDS接口電路以及信道編碼單元連接；
指令接口電路用于接收兩條OC門指令，再將兩條OC門指令分別輸入指令接口邏輯單元；指令接口邏輯單元對兩條OC門指令進行處理生成相應的邏輯狀態；邏輯狀態判斷單元對邏輯狀態進行判斷，輸出控制信號到信號選擇單元；信號選擇單元分別從兩路LVDS接口電路接收兩組源信號，并根據控制信號選擇一組源信號發送到信道編碼單元進行處理。
[0006]作為優化方案，指令接口邏輯單元包括兩個反相器以及一個D觸發器，兩個反相器分別與D觸發器連接；每個反相器對應一條OC門指令，兩條OC門指令分別通過對應的反相器后，輸入D觸發器，D觸發器根據兩條OC門指令生成相應的邏輯狀態。[0007]作為優化方案，信號選擇單元包括數據選擇器和時鐘選擇器，數據選擇器分別接收兩組源信號中的兩路數據信號，時鐘選擇器分別接收兩組源信號中的兩路時鐘信號；控制信號分別輸入數據選擇器和時鐘選擇器，數據選擇器根據控制信號選擇一路數據信號發送到信道編碼單元進行處理，時鐘選擇器根據控制信號選擇一路時鐘信號發送到信道編碼單元進行處理。
[0008]作為優化方案，兩條OC門指令由測控分系統輸出。
[0009]作為優化方案，兩組源信號分別由兩個信源處理機輸出。
[0010]一種星載數據傳輸發射裝置的輸入信號選擇方法，用于在兩組源信號中選擇一組作為星載數據傳輸發射裝置的輸入信號；包括如下步驟:
發送兩條OC門指令給星載數據傳輸發射裝置，每條OC門指令對應一組源信號； 將兩條OC門指令送入星載數據傳輸發射裝置中的FPGA單元；
在FPGA單元中生成指令接口邏輯單元、邏輯狀態判斷單元以及信號選擇單元，利用接口邏輯單元對兩條OC門指令進行處理生成相應的邏輯狀態；利用邏輯狀態判斷單元對邏輯狀態進行判斷，并生成相應的控制信號；利用信號選擇單元接收兩組源信號，并根據控制信號選擇一組源信號輸出。
[0011]與現有技術相比，本發明具有以下有益效果:
(1)本發明使數據傳輸發射裝置在接收信源處理機的源信號時不受冷備份單機的影響，從而提高了系統的穩定性和可靠性；
(2)本發明盡量控制硬件實現的復雜度，不需要額外增加時鐘信號有無等的判斷電路，保持原有的硬件平臺基本不變，僅對FPGA單元進行調整；
(3)OC門信號由現有的測控分系統發出，不增加新的硬件結構，充分利用現有設備，容易實現且節約成本。
【專利附圖】
【附圖說明】
[0012]圖1為本發明的結構框圖；
圖2為本發明OC門指令處理部分的電路原理圖。
【具體實施方式】
[0013]下面結合附圖以實施例的方式詳細描述本發明。
[0014]實施例1:
如圖1所示，一種星載數據傳輸發射裝置，包括FPGA模塊，以及分別與其相連的兩路LVDS接口電路和一路指令接口電路。兩路LVDS接口電路各接收一組源信號，其中，兩組源信號分別由兩個信源處理機輸出，每組源信號包括時鐘信號和位寬為2bits的數據信號；FPGA模塊中設有信道編碼單元，該信道編碼單元是用于對源信號進行信道編碼處理的。
[0015]FPGA模塊內設有依次連接的指令接口邏輯單元、邏輯狀態判斷單元以及信號選擇單元，其中，指令接口邏輯單元與指令接口電路連接，信號選擇單元分別與兩路LVDS接口電路以及信道編碼單元連接。FPGA (Field — Programmable Gate Array)是指現場可編程門陣列，它以由HDL語言(硬件描述語言,Hardware Description Language)編寫完成的電路設計，經過簡單的綜合與布局，快速的燒錄至FPGA上進行測試。指令接口邏輯單元、邏輯狀態判斷單元以及信號選擇單元均是在FPGA模塊內由HDL語言編寫生成的。
[0016]指令接口電路用于接收兩條OC門指令，再將兩條OC門指令分別輸入指令接口邏輯單元；指令接口邏輯單元對兩條OC門指令進行處理生成相應的邏輯狀態；邏輯狀態判斷單元對邏輯狀態進行判斷，輸出控制信號到信號選擇單元；信號選擇單元分別從兩路LVDS接口電路接收兩組源信號，并根據控制信號選擇一組源信號發送到信道編碼單元進行處理。
[0017]LVDS接口電路為原有硬件平臺上現有的，采用LVDS接口芯片；通常LVDS接口芯片在不工作情況下為高阻輸出，但在實際工作中，該接口電平的狀態與上拉、下拉電阻的取值有關。為了防止因LVDS數據接口出現電平不確定情況后對正常數據的影響，數據傳輸發射裝置通過測控分系統發出的遙控指令對主、備兩臺信源處理機的數據輸入進行選擇，該遙控指令即為OC門指令。OC門指令由測控分系統輸出，測控分系統與數據傳輸發射裝置之間通過指令線連接，其中，OC門(Open Collector)指令是指集電極開路門指令,當指令未作用時，OC門輸出呈高阻狀態，指令線在數據傳輸發射裝置內部由電阻上拉至+3.3V ;當指令作用時，指令線與地線間呈低阻狀態，在數據傳輸發射裝置內部的指令輸入端產生一個脈寬為160 ± IOms的負脈沖。
[0018]指令接口電路為原有硬件平臺上現有的，采用CMOS反向施密特觸發器54HC14作為接口芯片，對接收到的OC門指令進行(反向)整形、消除毛刺。
[0019]在本實施例中，指令接口邏輯單元包括兩個反相器以及一個D觸發器，兩個反相器分別與D觸發器連接；每個反相器對應一條OC門指令，兩條OC門指令分別通過對應的反相器后，輸入D觸發器，D觸發器根據兩條OC門指令生成相應的邏輯狀態。
[0020]指令接口邏輯單元的工作原理如下:
設兩臺信源處理機分別 為信源處理機A和信源處理機B，信源處理機A輸出源信號A，信源處理機B輸出源信號B ;設與源信號A對應的OC門指令為選擇指令A，設與源信號B對應的OC門指令為選擇指令B。
[0021]輸入FPGA模塊的選擇指令A和選擇指令B經反相器后分別與D觸發器的異步置位端(引腳S)和異步復位端(引腳R)(低電平有效)連接，D觸發器的D輸入端與CP端保持“O”狀態。當某一條OC門指令的負脈沖到來時，D觸發器的輸出端Q進入相應的邏輯狀態，具體的邏輯狀態真值表如表I所示。對于Q的不定態，FPGA不做任何操作。
[0022]I OC門指令邏輯狀態真值表
IIII
ο TTo
TooT
o|o|x|x
如上所示，輸出端Q的狀態將與這兩條OC門指令相關，當收到選擇指令A時，R=“0”，Q= “0”，繼而對信號選擇單元進行控制，輸出源信號A，送后續的信道編碼及調制，當收到選擇指令B時，S= “0”，Q= “1”，繼而對信號選擇單元進行控制，輸出源信號B，送后續的信道編碼及調制。
[0023]信號選擇單元包括數據選擇器和時鐘選擇器，數據選擇器分別接收兩組源信號中的兩路數據信號，時鐘選擇器分別接收兩組源信號中的兩路時鐘信號；控制信號分別輸入數據選擇器和時鐘選擇器，數據選擇器根據控制信號選擇一路數據信號發送到信道編碼單元進行處理，時鐘選擇器根據控制信號選擇一路時鐘信號發送到信道編碼單元進行處理。
[0024]一種星載數據傳輸發射裝置的輸入信號選擇方法，用于在兩組源信號中選擇一組作為星載數據傳輸發射裝置的輸入信號；包括如下步驟:
發送兩條OC門指令給星載數據傳輸發射裝置，每條OC門指令對應一組源信號； 將兩條OC門指令送入星載數據傳輸發射裝置中的FPGA單元；
在FPGA單元中生成指令接口邏輯單元、邏輯狀態判斷單元以及信號選擇單元，利用接口邏輯單元對兩條OC門指令進行處理生成相應的邏輯狀態；利用邏輯狀態判斷單元對邏輯狀態進行判斷，并生成相應的控制信號；利用信號選擇單元接收兩組源信號，并根據控制信號選擇一組源信號輸出。
[0025]測控分系統與數據傳輸發射裝置的指令線可采用交叉備份的連接方式，如圖2所示，即測控分系統的每條指令線分別連接到兩臺數據傳輸發射裝置(A機和B機)，同時控制兩臺數據傳輸發射裝置的選擇所需的輸入信號。
[0026]以上公開的僅為本申請的幾個具體實施例，但本申請并非局限于此任何本領域的技術人員能思之的變化，都應落在本申請的保護范圍內。
【權利要求】
1.一種星載數據傳輸發射裝置，包括FPGA模塊，以及分別與其相連的兩路LVDS接口電路和一路指令接口電路，所述兩路LVDS接口電路各接收一組源信號，每組源信號包括數據信號和時鐘信號；所述FPGA模塊中設有信道編碼單元；其特征在于， 所述FPGA模塊內設有依次連接的指令接口邏輯單元、邏輯狀態判斷單元以及信號選擇單元，其中所述指令接口邏輯單元與所述指令接口電路連接，所述信號選擇單元分別與所述兩路LVDS接口電路以及所述信道編碼單元連接； 所述指令接口電路用于接收兩條OC門指令，再將所述兩條OC門指令分別輸入所述指令接口邏輯單元；所述指令接口邏輯單元對所述兩條OC門指令進行處理生成相應的邏輯狀態；所述邏輯狀態判斷單元對所述邏輯狀態進行判斷，輸出控制信號到所述信號選擇單元；所述信號選擇單元分別從所述兩路LVDS接口電路接收兩組源信號，并根據所述控制信號選擇一組源信號發送到所述信道編碼單元進行處理。
2.根據權利要求1所述的一種星載數據傳輸發射裝置，其特征在于，所述指令接口邏輯單元包括兩個反相器以及一個D觸發器，所述兩個反相器分別與所述D觸發器連接；每個反相器對應一條OC門指令，兩條OC門指令分別通過對應的反相器后，輸入所述D觸發器，所述D觸發器根據所述兩條OC門指令生成相應的邏輯狀態。
3.根據權利要求1或2所述的一種星載數據傳輸發射裝置，其特征在于，所述信號選擇單元包括數據選擇器和時鐘選擇器，所述數據選擇器分別接收兩組源信號中的兩路數據信號，所述時鐘選擇器分別接收兩組源信號中的兩路時鐘信號；所述控制信號分別輸入所述數據選擇器和所述時鐘選擇器，所述數據選擇器根據所述控制信號選擇一路數據信號發送到所述信道編碼單元進行處理，所述時鐘選擇器根據所述控制信號選擇一路時鐘信號發送到所述信道編碼單元進行處理。
4.根據權利要求1所述的一種星載數據傳輸發射裝置，其特征在于，所述兩條OC門指令由測控分系統輸出。
5.根據權利要求1所述的一種星載數據傳輸發射裝置，其特征在于，所述兩組源信號分別由兩個信源處理機輸出。
6.一種星載數據傳輸發射裝置的輸入信號選擇方法，用于在兩組源信號中選擇一組作為所述星載數據傳輸發射裝置的輸入信號；其特征在于，包括如下步驟: 發送兩條OC門指令給星載數據傳輸發射裝置，每條OC門指令對應一組源信號； 將所述兩條OC門指令送入所述星載數據傳輸發射裝置中的FPGA單元； 在所述FPGA單元中生成指令接口邏輯單元、邏輯狀態判斷單元以及信號選擇單元，利用所述接口邏輯單元對所述兩條OC門指令進行處理生成相應的邏輯狀態；利用所述邏輯狀態判斷單元對所述邏輯狀態進行判斷，并生成相應的控制信號；利用所述信號選擇單元接收所述兩組源信號，并根據所述控制信號選擇一組源信號輸出。
【文檔編號】H04B1/04GK103441791SQ201310372711
【公開日】2013年12月11日 申請日期:2013年8月23日 優先權日:2013年8月23日
【發明者】陳麗仙, 吳昕蕓, 田毅輝 申請人:上海航天測控通信研究所