用于cmos圖像傳感器中的列斜坡比較器的噪聲匹配動態偏置的制作方法

用于cmos圖像傳感器中的列斜坡比較器的噪聲匹配動態偏置的制作方法
【專利摘要】本申請案涉及用于CMOS圖像傳感器中的列斜坡比較器的噪聲匹配動態偏置。圖像傳感器的實施例包含具有布置成若干行及列的多個像素的像素陣列。控制電路耦合到每一行中的像素，且模/數轉換器耦合到所述像素陣列的每一列中的像素。每一模/數轉換器包含斜坡比較器及可變電流源，所述可變電流源耦合到所述斜坡比較器以將可變偏置電流提供到所述斜坡比較器。在像素行的讀取期間，可根據動態偏置電流分布曲線來調整所述偏置電流，所述動態偏置電流分布曲線維持所述像素的隨機噪聲與可接受噪聲電平之間的至少所規定容限。本發明揭示并主張其它實施例。
【專利說明】用于CMOS圖像傳感器中的列斜坡比較器的噪聲匹配動態偏置
【技術領域】
[0001]本發明大體來說涉及圖像傳感器，且特定來說(但非排他性地)涉及用于CMOS圖像傳感器中的列斜坡比較器的噪聲匹配動態偏置。
【背景技術】
[0002]圖像傳感器廣泛地用于數碼靜物相機、蜂窩式電話及安全攝像機以及醫療、汽車及其它應用中。較高分辨率及較低功率消耗的雙重需求已促進圖像傳感器的進一步小型化及集成，且用以制造傳感器、尤其是互補金屬氧化物半導體(“CMOS”)圖像傳感器的技術已不斷快速地進步以滿足所述需求。其中使用圖像傳感器的許多裝置的便攜式性質意味著其為電池供電的且其特別強調減少圖像傳感器功率消耗使得裝置的電池壽命可為盡可能長的。盡管在降低圖像傳感器的功率消耗方面具有實質進步，但仍存在用于進一步減少功率消耗的方式。

【發明內容】

[0003]本申請案的一個方面涉及一種圖像傳感器，其包括:像素陣列，其具有布置成若干行及列的多個像素；控制電路，其耦合到每一行中的像素；模/數轉換器，其耦合到所述像素陣列的每一列中的像素，每一模/數轉換器包括:斜坡比較器；以及可變電流源，其耦合到所述斜坡比較器以將可變偏置電流提供到所述斜坡比較器，其中在像素行的讀取期間根據動態偏置電流分布曲線來調整所述偏置電流，所述動態偏置電流分布曲線維持所述像素的隨機噪聲與可接受噪聲電平之間的至少所規定容限。
[0004]本申請案的另一方面涉及一種方法，其包括:將模/數轉換器耦合到像素陣列的每一列，所述像素陣列具有布置成若干行及列的多個像素且具有耦合到所述像素陣列的控制電路，每一模/數轉換器包括:斜坡比較器；以及可變電流源，其耦合到所述斜坡比較器以將可變偏置電流提供到所述斜坡比較器；以及在像素行的讀取期間根據偏置電流分布曲線調整所述偏置電流，所述偏置電流分布曲線維持所述像素的隨機噪聲與可接受噪聲電平之間的至少所規定容限。
【專利附圖】

【附圖說明】
[0005]參考以下各圖描述本發明的非限制性及非詳盡實施例，其中在所有各視圖中相似參考編號指代相似部件，除非另有規定。
[0006]圖1是圖像傳感器的實施例的示意圖。
[0007]圖2A是經配置以作為模/數轉換器(ADC)操作的斜坡比較器的實施例的示意圖。
[0008]圖2B是圖解說明用作模/數轉換器(ADC)的斜坡比較器的輸入及輸出的圖式。
[0009]圖3是包含可變偏置電流源的斜坡比較器的實施例的示意圖。
[0010]圖4是包含可變偏置電流源的斜坡比較器的替代實施例的示意圖。[0011]圖5是可與圖3到4的斜坡比較器一起使用的動態偏置電流分布曲線的實施例的圖表。
[0012]圖6A是像素陣列固定模式噪聲(FPN)與比較器偏置電流之間的關系的實施例的圖表。
[0013]圖6B是圖像傳感器中的輸出信號與固定模式噪聲(FPN)之間的關系的實施例的圖表。
【具體實施方式】
[0014]本文描述用于CMOS圖像傳感器中的列斜坡比較器的噪聲匹配動態偏置的設備、系統及方法的實施例。描述眾多特定細節以提供對本發明的實施例的透徹理解，但相關領域的技術人員將認識到，可在無所述特定細節中的一者或一者以上的情況下或借助其它方法、組件、材料等實踐本發明。在一些實例中，未詳細展示或描述眾所周知的結構、材料或操作，但盡管如此其仍涵蓋在本發明的范圍內。
[0015]在本說明書通篇中對“一個實施例”或“一實施例”的提及意指結合所述實施例所描述的特定特征、結構或特性包含于至少一個所描述的實施例中。因此，在本說明書中短語“在一個實施例中”或“在一實施例中”的出現未必全部指代同一實施例。此外，所述特定特征、結構或特性可以任何適合方式組合于一個或一個以上實施例中。
[0016]圖1A圖解說明圖像傳感器100的實施例。圖像傳感器100包含像素陣列102、控制電路104、讀出電路106、功能邏輯SRAM110及功能邏輯110。
[0017]像素陣列102為圖像傳感器元件或像素(例如，像素P1、P2、…、Pn)的二維陣列。在一個實施例中，每一像素可為前側照明式互補金屬氧化物半導體(“CMOS”)成像像素。在既定捕獲彩色圖像 的像素陣列的實施例中，像素陣列102可包含彩色濾光器模式，例如拜耳模式或紅色濾光器、綠色濾光器及藍色濾光器的鑲嵌塊(例如，RGB、RGBG或GRGB);青色、品紅色及黃色(例如，CMY)的彩色濾光器模式；兩者的組合或其它。如所圖解說明，像素陣列中的像素被布置成行(例如，行Rl到Ry)及列(例如，列Cl到Cx)以獲取人、地點或對象的圖像數據，接著可使用所述圖像數據再現所述人、地點或對象的2D圖像。
[0018]控制電路104耦合到像素陣列105以控制所述陣列的操作特性。舉例來說，控制電路110可產生用于控制圖像獲取的快門信號。在一個實施例中，所述快門信號可為用于同時啟用像素陣列105內的所有像素以在單個獲取窗期間同時捕獲其相應圖像數據的全局快門信號。在替代實施例中，快門信號為借以在連續獲取窗期間依序啟用每一像素行、每一像素列或每一像素群組的滾動快門信號。控制電路104還控制在獲取圖像數據之后對所述圖像數據的讀出，舉例來說，通過使用逐行且在每一行內逐列地讀取圖像數據的滾動讀出方案。
[0019]讀出電路106耦合到像素陣列102及控制電路104以在每一像素已獲取其圖像數據或圖像電荷之后讀出及數字化像素數據。讀出電路106可包含放大電路、模/數(“ADC”)轉換電路或其它電路。在所圖解說明的實施例中，讀出電路包含多個ADC，使得像素陣列的每一列具有其自己的ADC。在圖像傳感器100的其它實施例中，在列與ADC之間不需要存在一對一對應性-換句話說,在其它實施例中，每一 ADC可耦合到一個以上像素列。在其它實施例中，讀出電路106可使用多種其它技術(未圖解說明讀出圖像數據，例如列讀出、串行讀出或所有像素同時的全并行讀出。
[0020]在像素陣列102中的每一像素已獲取其圖像數據或圖像電荷之后，所述圖像數據由讀出電路106讀出且接著傳送到SRAMl 10，在SRAMl 10處，可永久地保存所述圖像數據或可暫時保存所述圖像數據直到可將其傳送到功能邏輯115為止。功能邏輯115可僅存儲所述圖像數據或甚至經由圖像處理器通過應用后圖像效果(例如，圖像壓縮、剪裁、旋轉、移除紅眼、調整亮度、調整對比度或其它)來操縱所述圖像數據。
[0021]圖2A圖解說明模/數轉換器(ADC) 200的實施例。ADC200包含經配置以充當斜坡比較器的運算放大器(op-amp) 202。運算放大器202包含像素信號耦合到的信號輸入204及斜坡電壓耦合到的參考輸入206。當以此方式配置時，運算放大器202將運算放大器202的兩個輸入進行比較。當像素信號到斜坡信號且產生為數字寫入信號208的輸出。運算放大器202的數字輸出耦合到靜態隨機存取存儲器(SRAM) 110的輸入。當運算放大器202的輸入相等時，可將數字寫入信號208發送到SRAM110，此時，將計數器210的當前值寫入到SRAMl 10 中。
[0022]圖2B圖解說明斜坡比較器202的輸入及輸出；頂部圖展示模擬輸入，底部圖展示對應數字輸出。運算放大器202的模擬輸入為像素信號及大致斜坡形參考信號。運算放大器202將像素信號與參考信號進行比較。如果像素信號等于斜坡信號，那么輸出為高電壓-即，數字“I”。但如果像素信號小于斜坡信號，那么輸出為低電壓-即，數字“0”，如圖中所展示。
[0023]圖3圖解說明單級模/數轉換器(ADC) 300的實施例。ADC300包含經配置以充當斜坡比較器的運算放大器(op-amp) 302。運算放大器302包含像素信號耦合到的信號輸入304及斜坡電壓耦合到的參考輸入306。可變電流源308耦合到運算放大器302的電力輸入310，且電流控制312可耦合到可變電流源308。運算放大器302的輸出耦合到靜態隨機存取存儲器(SRAM)IlO的輸入。當運算放大器202的輸入相等時，可將數字寫入信號208發送到SRAMl 10，在此時間將計數器210的當前值寫入到SRAM110中。
[0024]可變電流源308將可變偏置電流輸入(Ibias)提供到運算放大器302。在所圖解說明的實施例中，可變電流源308耦合到運算放大器302的電力輸入,但在其它實施例中，可變電流源308可耦合到信號輸入304或耦合到參考輸入306。可變電流源308還耦合到電流控制312，電流控制312包含用以控制可變電流源的輸出Ibias的值的電路與邏輯，從而允許可變電流源308將動態偏置電流分布曲線(即，偏置電流Ibias隨著時間的變化)施加到運算放大器302。下文結合圖5及6A到6B圖解說明及進一步解釋動態偏置電流分布曲線的實例。
[0025]圖4圖解說明多級模/數轉換器(ADC) 400的實施例。在所圖解說明的實施例中，ADC400使用經配置以作為斜坡比較器操作的三個運算放大器，但其它多級實施例可包含更多或更少的運算放大器。ADC400包含第一運算放大器402、第二運算放大器404及第三運算放大器406，其中第一運算放大器402經配置以作為斜坡比較器操作。運算放大器402包含像素信號耦合到的信號輸入及斜坡電壓耦合到的參考輸入。可變電流源408耦合到運算放大器402的電力輸入，且電流控制410可耦合到可變電流源408。電流控制410在其中包含用以控制可變電流源408的輸出Ibias的值的電路邏輯使得可將動態偏置電流分布曲線施加到運算放大器402。自動復位422耦合到運算放大器402的像素信號輸入、運算放大器402的輸出。
[0026]第二運算放大器404使其信號輸入通過電容器420耦合到第一運算放大器402的輸出。不同于第一運算放大器402，第二運算放大器404被配置為單端輸入運算放大器。運算放大器404的電力輸入耦合到可變電流源412。可變電流源412耦合到電流控制414，像電流控制412 —樣，電流控制414在其中包含用以控制可變電流源412的輸出Ibias的值的電路邏輯使得可將動態偏置電流分布曲線施加到運算放大器404。自動復位424耦合到運算放大器402的像素信號輸入及運算放大器402的輸出。
[0027]第三運算放大器406使其信號輸入耦合到第二運算放大器404的輸出。類似于第二運算放大器404，第三運算放大器406被配置為單端輸入運算放大器。運算放大器406的電力輸入耦合到可變電流源416。可變電流源416耦合到電流控制418，電流控制418包含用以控制可變電流源416的輸出Ibias的值的電路與邏輯使得可將動態偏置電流分布曲線施加到運算放大器406。自動復位426耦合到運算放大器402的像素信號輸入及運算放大器402的輸出。運算放大器406的輸出耦合到靜態隨機存取存儲器(SRAM) 110，且SRAMl 10又耦合到時控計數器210。
[0028]在ADC400的所圖解說明的實施例中，運算放大器402、404及406中的每一者具有其自己的電流控制414，但在其它實施例中，可將電流控制組合到耦合到所有三個運算放大器的單個控制器中。在一個實施例中，可向每個運算放大器施加相同動態偏置電流分布曲線，而不管所述運算放大器具有其自己的控制器還是共享共同的控制器，但在其它實施例中，可向不同運算放大器施加不同動態偏置電流分布曲線。下文結合圖5及6A到6B進一步解釋動態偏置電流分布曲線的實施例。
[0029]圖5圖解說明可施加到單級ADC300中的運算放大器或施加到多級ADC400中的運算放大器中的一者或一者以上的動態偏置電流分布曲線的實施例。在所圖解說明的動態偏置電流分布曲線中，垂直軸表示施加到運算放大器的偏置電流(Ibias),而水平軸表示時間。圖表中的實線圖解說明動態偏置電流分布曲線的實施例，而水平虛線圖解說明恒定偏置電流。
[0030]將動態偏置電流分布曲線劃分成三個主要周期:取樣周期、斜坡周期及讀出周期。在取樣周期中，偏置電流在時間h處以維持直到時間h的低電平開始。在h與t2之間，所述偏置電流斜升到值Ibl，在一個實施例中，其可為大致等于將在恒定偏置電流方案中使用的偏置電流的偏置電流。時間t2經設定以在斜坡周期開始之前發生，使得偏置電流Ibias可達到所要電平且可在斜坡周期的開始前穩定。
[0031]從在取樣周期期間發生的時間t2起直到在斜變周期期間發生的時間t3，偏置電流維持處于其高電平。在時間t3處開始，偏置電流可在時間t4(其也在斜坡周期內)處從其高電平斜降到較低電平。t4處的較低偏置電流電平以及在t3與t4之間偏置電流減小的速率由信號電平及維持將產生可接受的圖像質量的所規定噪聲容限的必然性確定。在t4與t5之間，偏置電流保持處于較低電平；t5在讀出周期內，此意味著從t4起保持同一較低偏置電流電平直到至少斜坡周期的結束為止。在時間t5之后，可在讀出的剩余部分內甚至進一步降低所述偏置電流。在一個實施例中，在t5之后，可將偏置電流降低到零，但在大多數實施例中，偏置電流將不降低到零使得其可在下一取樣周期的開始較快速地斜升。
[0032]圖6A到6B圖解說明如何公式化動態偏置電流分布曲線(圖5中展示其一個實施例)的實施例。圖6A大體圖解說明圖像傳感器中的偏置電流與垂直固定模式噪聲(VFPN)之間的關系；針對特定圖像傳感器，通過測試來大體確定偏置電流與VFPN之間的關系。如曲線602所展示，所述關系大體為逆關系，此意味著固定模式噪聲隨著增加的偏置電流下降。在所圖解說明的實施例中，所述逆關系看上去為非線性且雙曲線的，但在其它實施例中，偏置電流與固定模式噪聲之間的逆關系可采取其它形式，例如線性關系或除所展示的關系以外的某一關系。
[0033]圖6B圖解說明圖像傳感器中的垂直固定模式噪聲(或更精確地說，固定模式噪聲的平方，FPN2)與輸出信號之間的關系。頂部曲線604展示在模/數轉換期間當不施加偏置電流時FPN與信號之間的關系；一般來說，其為直接關系，此意味著FPN隨著信號強度而增加。底部線606展示在信號的模/數轉換期間當施加恒定偏置電流方案時FPN與信號強度之間的關系。在此情況中，FPN保持大致恒定，此意味著其不隨著信號強度而很大地變化。如可從圖表看出，其中不施加偏置電流的曲線604與其中施加恒定偏置電流的曲線606之間的容限隨著信號電平而增加。但在某一信號電平下，曲線604與曲線606之間的容限變得大于獲得可接受圖像質量所必需的容限-即，大于獲得具有可接受的低噪聲的圖像所需要的容限。大于所必需容限意味著超過某一信號電平，恒定偏置電流方案即為過度設計的。過度設計意味著，所使用的偏置電流過高，且過高電流直接轉變成過量功率使用。
[0034]中間線608展示在信號范圍的大部分中維持固定噪聲容限且形成圖5中所展示的動態偏置電流分布曲線的基礎的關系。如上文所論述，圖6A確立FPN隨著減小的運算放大器偏置電流而上升。因此，在曲線608中，偏置電流以維持曲線604與608之間的大致恒定容限△(而不是存在于隨機噪聲曲線604與恒定偏置曲線608之間的單調增加的容限)的速率隨著信號強度而減小。維持曲線608與曲線604之間的恒定Λ的此減小的偏置電流對應于圖5中的時間t3與t4之間的下降的偏置電流。在所圖解說明的實施例中，噪聲容限Δ為大致40dB，但在其它實施例中，所述噪聲容限可具有較低值(舉例來說，大致20dB)或較高值(舉例來說，大致6 0dB)。
[0035]如圖中所展示，在高于曲線608上的點610處的信號電平的信號電平下，噪聲容限Δ不再恒定，而是開始增加。這是因為在某一點處，停止減小偏置電流以避免使其一直降到零變得有必要。不允許偏置電流一直降到零為合意的，使得運算放大器將在下一讀取循環中(即，在像素陣列中的下一像素行的讀取中)更能做出響應-即，偏置電流可再次較快速地斜升。
[0036]包含發明摘要中所描述內容的本發明的所圖解說明實施例的以上描述并非打算為窮盡性或將本發明限制于所揭示的精確形式。盡管出于說明性目的而在本文中描述本發明的特定實施例及實例，但如所屬領域的技術人員將認識到，可在本發明的范圍內做出各種等效修改。可根據以上詳細描述對本發明做出這些修改。
[0037]所附權利要求書中所使用的術語不應理解為將本發明限制于說明書及權利要求書中所揭示的特定實施例。相反，本發明的范圍將完全由所附權利要求書來確定，所述權利要求書將根據所創建的權利要求解釋原則來加以理解。
【權利要求】
1.一種圖像傳感器，其包括: 像素陣列，其具有布置成若干行及列的多個像素； 控制電路，其耦合到每一行中的像素； 模/數轉換器，其耦合到所述像素陣列的每一列中的像素，每一模/數轉換器包括: 斜坡比較器，以及 可變電流源，其耦合到所述斜坡比較器以將可變偏置電流提供到所述斜坡比較器， 其中在像素行的讀取期間根據動態偏置電流分布曲線來調整所述偏置電流，所述動態偏置電流分布曲線維持所述像素的隨機噪聲與可接受噪聲電平之間的至少所規定容限。
2.根據權利要求1所述的圖像傳感器，其中所述斜坡比較器為經配置以用作比較器的運算放大器。
3.根據權利要求1所述的圖像傳感器，其中所述斜坡比較器為包括單個運算放大器的單級比較器。
4.根據權利要求1所述的圖像傳感器，其中所述斜坡比較器為包括多個運算放大器的多級比較器。
5.根據權利要求4所述的圖像傳感器，其中所述多個運算放大器中的每一者耦合到可將可變偏置電流提供到其相應運算放大器的可變電流源。
6.根據權利要求5·所述的圖像傳感器，其中所述多個運算放大器中的每一者中的所述偏置電流是根據所述同一偏置電流分布曲線調整的。
7.根據權利要求1所述的圖像傳感器，其中所述偏置電流分布曲線是基于所述像素陣列的噪聲曲線及所述像素陣列的固定模式噪聲與產生可接受圖像質量的噪聲電平之間的所規定容限而確定的。
8.根據權利要求7所述的圖像傳感器，其中所述所規定容限大致在20dB與40dB之間。
9.根據權利要求1所述的圖像傳感器，其進一步包括: 靜態隨機存取存儲器SRAM，其耦合到所述模/數轉換器的輸出；以及 時控計數器，其耦合到所述SRAM。
10.一種方法，其包括: 將模/數轉換器耦合到像素陣列的每一列，所述像素陣列具有布置成若干行及列的多個像素且具有耦合到所述像素陣列的控制電路，每一模/數轉換器包括: 斜坡比較器，以及 可變電流源，其耦合到所述斜坡比較器以將可變偏置電流提供到所述斜坡比較器；以及 在像素行的讀取期間根據偏置電流分布曲線調整所述偏置電流，所述偏置電流分布曲線維持所述像素的隨機噪聲與可接受噪聲電平之間的至少所規定容限。
11.根據權利要求10所述的方法，其中所述斜坡比較器為經配置以用作比較器的運算放大器。
12.根據權利要求10所述的方法，其中所述斜坡比較器為包括單個運算放大器的單級比較器。
13.根據權利要求10所述的方法，其中所述斜坡比較器為包括多個運算放大器的多級比較器。
14.根據權利要求13所述的方法，其中將所述多個運算放大器中的每一者耦合到可將可變偏置電流提供到其相應運算放大器的可變電流源。
15.根據權利要求14所述的方法，其中根據所述同一偏置電流分布曲線調整所述多級斜坡比較器中的所述多個運算放大器中的每一者中的所述偏置電流。
16.根據權利要求10所述的方法，其中基于所述像素陣列的噪聲曲線及所述像素陣列的固定模式噪聲與產生可接受圖像質量的噪聲電平之間的所規定容限而確定所述偏置電流分布曲線。
17.根據權利要求16所述的方法，其中所述所規定容限大致在20dB與40dB之間。
18.根據權利要求10所述的方法，其進一步包括: 將靜態隨機存取存儲器SRAM耦合到所述模/數轉換器的輸出；以及 將時控計數器耦合到所述·SRAM。
【文檔編號】H04N5/3745GK103595932SQ201310311035
【公開日】2014年2月19日 申請日期:2013年7月23日 優先權日:2012年8月14日
【發明者】張光斌, 宋志強 申請人:全視科技有限公司