專利名稱：一種基于fpga和ddr3實現ip網絡累積迸發損傷的方法
技術領域：
本發明涉及網絡領域，特別涉及一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法。
背景技術：
當前IP網絡應用開發之初僅針對理想網絡環境，未考慮實際網絡累積迸發、帶寬、時延、抖動、丟包等種種因網絡資源有限而帶來的各種問題。舉例來說，在實驗室環境或者說一般局域網內，難以模擬實際網絡的累積迸發等特性。一個在實驗室成功運行的應用，未必可以在實際網絡中獲得成功。
發明內容
本發明提出一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法，模擬實際網絡數據幀累積迸發情況，解決了實驗室環境或者一般局域網內，難以模擬實際網絡的累積迸發特性的問題。本發明的技術方案是這樣實現的:一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法，包括:通過FPGA電路將被測設備發送的以太網數據幀寫入DDR3內存條；當從DDR3內存條讀出數據時，根據累積迸發損傷設置判斷累積迸發條件，如果滿足累積迸發條件，則讀出數據，如果不滿足累積迸發條件，則等待直到滿足累積迸發條件為止。可選地，所述FPGA電路通過累積迸發損傷控制器和DDR3 IP核控制器將被測設備發送的數據幀數據寫入DDR3內存條進行存儲，其中，所述DDR3 IP核控制器可以通過Xilinx ISE 的 MIG 生成。可選地，所述累積迸發損傷設置包括:累積迸發模式、累積迸發長度、超時時間和最小累積迸發間隔。可選地，當DDR3內存條中數據幀數目滿足累積迸發長度，則滿足累積迸發條件，從DDR3內存條中讀取數據，累積迸發長度可以為1-65536自然數取值。可選地，如果當前時間距離上一次累積迸發操作的時間大于或者等于超時時間值，則滿足累積迸發條件，從DDR3內存條中讀取數據，超時時間可以為O-1OOs取值，精度為
毫秒級。可選地，當DDR3內存條中數據幀數目滿足累積迸發長度或者當前時間距離上一次累積迸發操作的時間大于或者等于超時時間值，則滿足累積迸發條件，從DDR3內存條中讀取數據。可選地，當DDR3內存條中數據幀數目滿足累積迸發長度，并且當前時間距離上一次累積迸發操作的時間大于或者等于超時時間值兩個條件同時滿足，才滿足累積迸發條件，從DDR3內存條讀取數據。
本發明的有益效果是:本發明的基于FPGA和DDR3實現IP網絡累積迸發損傷的方法，能夠模擬實際網絡數據幀累積迸發情況，為科研或者實驗提供了良好的模擬平臺。
為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例或現有技術描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。圖1為本發明一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法的流程圖；圖2為圖1中通過FPGA電路將被測設備A發送的以太網數據幀寫入DDR3內存條步驟的具體流程圖；圖3為根據本發明一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法的一個實施例的示意圖。
具體實施例方式下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。圖1為本發明一種 基于FPGA和DDR3實現IP網絡累積迸發損傷的方法的流程圖。如圖1所示，本發明的一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法，包括以下步驟:首先，通過FPGA電路將被測設備A發送的以太網數據幀寫入DDR3內存條；然后，當從DDR3內存條讀出數據時，根據累積迸發損傷設置判斷累積迸發條件，如果滿足累積迸發條件，則讀出數據并發送給被測設備B，如果不滿足累積迸發條件，則等待直到滿足累積迸發條件為止。如圖2所示，通過FPGA電路將被測設備A發送的以太網數據幀寫入DDR3內存條的步驟具體為:FPGA電路通過累積迸發損傷控制器和DDR3 IP核控制器將被測設備A發送的數據幀數據寫入DDR3內存條進行存儲，其中，DDR3 IP核控制器可以通過Xilinx ISE的 MIG (Memory Interface Generation)生成。當從DDR3內存條讀出數據時，進行累積迸發條件判斷，其中，累積迸發損傷設置有四個設置，分別為:累積迸發模式、累積迸發長度、超時時間和最小累積迸發間隔。累積迸發模型分為四種方式:累積迸發長度、超時時間、累積迸發長度或者超時時間、累積迸發長度和超時時間同時滿足。累積迸發長度模型具體為:只要DDR3中數據幀數目滿足累積迸發長度，則滿足累積迸發條件，從DDR3內存條中讀取數據，累積迸發長度可以為1-65536自然數取值。超時時間模型具體為:只要當前時間距離上一次累積迸發操作的時間大于或者等于超時時間值，則滿足累積迸發條件，從DDR3內存條中讀取數據，超時時間可以為O-1OOs取值，精度為毫秒級。累積迸發長度或者超時時間模型具體為:只要DDR3中數據幀數目滿足累積迸發長度或者當前時間距離上一次累積迸發操作的時間大于或者等于超時時間值，則滿足累積迸發條件，從DDR3內存條中讀取數據。累積迸發長度和超時時間同時滿足模型具體為:只有DDR3中數據幀數目滿足累積迸發長度，并且當前時間距離上一次累積迸發操作的時間大于或者等于超時時間值兩個條件同時滿足，才滿足累積迸發條件，從DDR3內存條讀取數據。其中，最小累積迸發間隔表示本次累積迸發操作時間與上一次累積迸發操作時間的間隔，最小累積迸發間隔的單位毫秒，取值范圍可以為0-10秒。例如，設定累積迸發數據幀數目為5，累積迸發超時時間為1ms，累積迸發類型為以上兩個條件同時滿足，最小累積迸發間隔為100ms，那么當讀取數據時，首先進行條件判斷，如果DDR3中存儲的累積迸發數據幀數目大于或者等于5，并且累積迸發超時時間達到lms，那么從DDR3中讀取數據幀，并且經過IOOms之后，再進行下一次的累積迸發損傷處理。圖3為根據本發明一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法的一個實施例的示意圖。如圖3所示，IP網絡累積迸發損傷設置為:累積迸發長度模型，累積迸發長度為4，最小累積迸發間隔為5ms。圖3中有8個數據幀F1-F8，達到時間分別為0-7ms ;當時間為3ms時，DDR3存儲器內有4個以太網數據幀，達到累積迸發條件，此時，從DDR3內存條中讀出4個數據幀F1-F4 ;最小累積迸發設置間隔為5ms，5ms之后再進行累積迸發判斷；經過最小累積迸發間隔5ms后，即在時間8ms進行判斷，此時DDR3內存條內有4個以太網數據幀，滿足累積迸發條件，進行累積迸發操作，從DDR3內存條中讀出4個數據幀F5-F8。本 發明提供了一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法，能夠模擬實際網絡數據幀累積迸發情況，為科研或者實驗提供了良好的模擬平臺。以上所述僅為本發明的較佳實施例而已，并不用以限制本發明，凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護范圍之內。
權利要求
1.一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法，其特征在于，包括: 通過FPGA電路將被測設備發送的以太網數據幀寫入DDR3內存條； 當從DDR3內存條讀出數據時，根據累積迸發損傷設置判斷累積迸發條件，如果滿足累積迸發條件，則讀出數據，如果不滿足累積迸發條件，則等待直到滿足累積迸發條件為止。
2.如權利要求1所述的方法，其特征在于，所述通過FPGA電路將被測設備發送的以太網數據幀寫入DDR3內存條的步驟具體為:所述FPGA電路通過累積迸發損傷控制器和DDR3IP核控制器將被測設備發送的數據幀數據寫入DDR3內存條進行存儲，其中，所述DDR3 IP核控制器可以通過Xilinx ISE的MIG生成。
3.如權利要求2所述的方法，其特征在于，所述累積迸發損傷設置包括:累積迸發模式、累積迸發長度、超時時間和最小累積迸發間隔。
4.如權利要求3所述的方法，其特征在于，當DDR3內存條中數據幀數目滿足累積迸發長度，則滿足累積迸發條件，從DDR3內存條中讀取數據，累積迸發長度可以為1-65536自然數取值。
5.如權利要求3所述的方法，其特征在于，如果當前時間距離上一次累積迸發操作的時間大于或者等于超時時間值，則滿足累積迸發條件，從DDR3內存條中讀取數據，超時時間可以為O-1OOs取值，精度為毫秒級。
6.如權利要求3所述的方法，其特征在于，當DDR3內存條中數據幀數目滿足累積迸發長度或者當前時間距離上一次累積迸發操作的時間大于或者等于超時時間值，則滿足累積迸發條件，從DDR3內存條中讀取數據。
7.如權利要求 3所述的方法，其特征在于，當DDR3內存條中數據幀數目滿足累積迸發長度，并且當前時間距離上一次累積迸發操作的時間大于或者等于超時時間值兩個條件同時滿足，才滿足累積迸發條件，從DDR3內存條讀取數據。
全文摘要
本發明提出了一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法，解決了實驗室環境或者一般局域網內，難以模擬實際網絡的累積迸發特性的問題。一種基于FPGA和DDR3實現IP網絡累積迸發損傷的方法，包括通過FPGA電路將被測設備發送的以太網數據幀寫入DDR3內存條；當從DDR3內存條讀出數據時，根據累積迸發損傷設置判斷累積迸發條件，如果滿足累積迸發條件，則讀出數據，如果不滿足累積迸發條件，則等待直到滿足累積迸發條件為止。本發明的基于FPGA和DDR3實現IP網絡累積迸發損傷的方法，能夠模擬實際網絡數據幀累積迸發情況，為科研或者實驗提供了良好的模擬平臺。
文檔編號H04L12/26GK103248538SQ20131018056
公開日2013年8月14日 申請日期2013年5月16日 優先權日2013年5月16日
發明者吳恒奎, 胡亞平, 包思云, 劉宇, 黃文南, 張子光 申請人:中國電子科技集團公司第四十一研究所