專利名稱：基于fpga的以太網組網裝置的制作方法
技術領域：
本實用新型涉及網絡技術領域，具體涉及一種組網裝置。
背景技術：
以太網是最廣泛使用的網絡標準之一。以太網因其NIC(網絡接口卡)和HUB端口價格低廉、具有維護簡單、易于擴充等優點，成為最受歡迎的網絡技術之一。因此，在電信運營商的小區寬帶以太接入系統方面，在一些行業內部聯網，如電力行業、鐵路行業、石油、政府部門等行業用戶方面，由于數據是目前通信網絡的主要業務，尤其是以TCP/IP為主的業務最多，因而采用以太網來組網的網絡最為常用。目前最多是采用一般的二層以太網交換機來實現的。這樣做，組網方便、價格低廉、成本較低。但也存在如下缺陷1)網絡無法做到環網備份功能，不能做到電信級的自愈功能；2)網絡安全性不強；3)網絡流量較大，容易產生網絡廣播風暴，從而造成網絡癱瘓；4)容易給病毒可乘之機；5)不能做到較強的可管理、運營級別的網絡；6)端口隔離不能做到很安全的隔離，給用戶信息泄露留下了隱患；7)用戶端口狀態不能控制和管理。
實用新型內容本實用新型的目的在于，提供一種基于FPGA的以太網組網裝置，解決以上技術問
題。 本實用新型所解決的技術問題可以采用以下技術方案來實現基于FPGA的以太網組網裝置，包括一以太網(FE)接口，其特征在于，還包括一 PHY芯片、FPGA芯片、serdes (串并轉換器)芯片、光模塊，所述以太網接口連接所述PHY芯片，所述PHY芯片連接所述FPGA芯片，所述FPGA芯片連接所述serdes芯片，所述serdes芯片連接所述光模塊。本實用新型的FE信號從以太網接口通過PHY芯片后進入FPGA芯片，在FPGA芯片中將FE信號處理成并行信號進入serdes芯片，serdes芯片再將數據進行串并轉換后發送到光模塊，光模塊進行電光轉換后，最終將FE信號通過光纖發送出去。本實用新型中的PHY芯片的PHY是指OSI中的物理層，PHY芯片是用來在通訊兩方傳輸信號前，與所連接的對端建立通路的一種器件。在本實用新型中PHY芯片用于將以太網接口發送的FE信號送入FPGA芯片中。所述以太網接口包括至少兩個，所述PHY芯片包括至少兩個，每個所述以太網接口連接一個所述PHY芯片，至少兩個所述PHY芯片分別連接所述FPGA芯片。所述以太網接口與所述FPGA芯片之間分別通過一通道選擇開關連接。所述通道選擇開關可以設置在所述以太網接口與PHY芯片之間，也可以設置在所述PHY芯片與所述FPGA芯片之間。優選所述以太網接口采用四個，所述PHY芯片采用四個，每個所述以太網接口連接一個所述PHY芯片；[0011]所述光模塊采用兩個。4路FE信號通過PHY芯片后進入FPGA芯片，在FPGA芯片中將4路FE信號處理成I組16路的并行信號進入serdes芯片，serdes芯片再將這16路數據進行串并轉換后發送到一個光模塊，此光模塊進行電光轉換后，最終將4路FE信號通過光纖發送出去。另一個光模塊用于接收外部光纖發送的光信號，通過逆過程將光信號轉換成EF信號。所述以太網接口可以采用RJ45接口。本實用新型的以太網接口遵循IEEE 802.3、IEEE802. 3u標準，其傳輸速率為100Mbps，傳輸距離為IOOm (5類纜)。所述光模塊可以采用雙纖光模塊，也可以采用單纖雙向光模塊。本實用新型當采用單纖雙向光光模塊時，單根光纖同時完成收發功能。本實用新型的光模塊支持熱插拔。還包括一通信接口，所述通信接口分別連接所述FPGA芯片的信號輸入端、信號輸出端。所述通信接口分別連接所述serdes芯片的信號輸入端、信號輸出端。通過所述通信接口以實現FPGA芯片的內環回和serdes芯片的內環回，供調測人員調測使用。通過通信接口也可以對本實用新型進行故障的排測。為了識別本實用新型是對FPGA芯片或serdes芯片的內環回，本實用新型可以采用開關選擇內環回所述通信接口通過第一開關連接所述serdes芯片，所述通信接口通過一第二開關連接所述FPGA芯片。所述通信接口可以采用RS232接口。所述通信接口還可以通過一第三開關分別連接所述光模塊的信號輸入端、信號輸出端。以便光模塊也 實現內環回的目的。所述通信接口與所述serdes芯片之間還可以連接一環回指示燈。還包括一 JTAG接口，所述JTAG接口連接所述FPGA芯片。本實用新型通過JTAG接口對FPGA芯片進行參數的配置和軟件的燒寫。還包括一復位開關，所述復位開關分別連接所述FPGA芯片的復位端、所述serdes芯片的復位端。通過復位開關對FPGA芯片和serdes芯片進行復位。所述通道選擇開關可以采用撥碼開關。所述第一開關、第二開關、第三開關也可以采用撥碼開關。還包括一用于供電的電源模塊，所述電源模塊連接一電源指示燈。所述電源模塊采用一電源適配器，所述電源適配器的輸出端為5V的直流電流。有益效果由于采用上述技術方案，本實用新型采用基于FPGA模式的以太網技術，具有可管理、可運維、方便維護的特點。本實用新型不同于傳統的以太交換機的方式，本實用新型的用戶數據的轉發、互通完全由網管來控制實現，完全能滿足以太網的控制和管理需求。
圖1為本實用新型的外部結構示意圖；圖2為本實用新型內部連接示意圖。
具體實施方式
為了使本實用新型實現的技術手段、創作特征、達成目的與功效易于明白了解，下面結合具體圖示進一步闡述本實用新型。參照圖1、圖2，基于FPGA的以太網組網裝置，包括一以太網接口 1，還包括一 PHY芯片2、FPGA芯片3、serdes芯片4、光模塊5，以太網接口 I連接PHY芯片2，PHY芯片2連接FPGA芯片3，FPGA芯片3連接serdes芯片4，serdes芯片4連接光模塊5。本實用新型的FE信號從以太網接口 I通過PHY芯片2后進入FPGA芯片3，在FPGA芯片3中將FE信號處理成并行信號進入serdes芯片4，serdes芯片4再將數據進行串并轉換后發送到光模塊5，光模塊5進行電光轉換后，最終將FE信號通過光纖發送出去。本實用新型中的PHY芯片2的PHY是指OSI中的物理層，PHY芯片2是用來在通訊兩方傳輸信號前，與所連接的對端建立通路的一種器件。在本實用新型中PHY芯片2用于將以太網接口 I發送的FE信號送入FPGA芯片3中。以太網接口 I包括至少兩個，PHY芯片2包括至少兩個，每個以太網接口 I連接一個PHY芯片2，至少兩個PHY芯片2分別連接FPGA芯片3。每個以太網接口 I與FPGA芯片3之間分別通過一通道選擇開關連接。通道選擇開關可以設置在以太網接口 I與PHY芯片2之間，也可以設置在PHY芯片2與FPGA芯片3之間。參照圖2，優選以太網接口 I采用四個，PHY芯片2采用四個，每個以太網接口 I連接一個PHY芯片2。光模塊5采用兩個。4路FE信號通過PHY芯片2后進入FPGA芯片3，在FPGA芯片3中將4路FE信號處理成I組16路的并行信號進入serdes芯片4，serdes芯片4再將這16路數據進行串并轉換后發送到一個光模塊5，此光模塊5進行電光轉換后，最終將4路FE信號通過光纖發送出去。另一個光模塊5用于接收外部光纖發送的光信號，通過逆過程將光信號轉換成EF信號。
以太網接口 I可以采用RJ45接口。本實用新型的以太網接口 I遵循IEEE 802.3、IEEE802. 3u標準，其傳輸速率為100Mbps，傳輸距離為IOOm (5類纜)。光模塊5可以采用雙纖光模塊，也可以采用單纖雙向光模塊。本實用新型當采用單纖雙向光光模塊5時，單根光纖同時完成收發功能。本實用新型的光模塊5支持熱插拔。還包括一通信接口 6，通信接口 6分別連接FPGA芯片3的信號輸入端、信號輸出端。通信接口 6分別連接serdes芯片4的信號輸入端、信號輸出端。通過通信接口 6以實現FPGA芯片3的內環回和serdes芯片4的內環回，供調測人員調測使用。通過通信接口6也可以對本實用新型進行故障的排測。為了識別本實用新型是對FPGA芯片3或serdes芯片4的內環回，本實用新型可以采用開關選擇內環回通信接口 6通過第一開關KEYl連接serdes芯片4，通信接口 6通過一第二開關KEY2連接FPGA芯片3。通信接口 6可以采用RS232接口。通信接口 6還可以通過一第三開關分別連接光模塊5的信號輸入端、信號輸出端。以便光模塊5也實現內環回的目的。通信接口 6與serdes芯片4之間還可以連接一環回指示燈41。環回指示燈41可以采用LED燈。[0043]還包括一 JTAG接口 7，JTAG接口 7連接FPGA芯片3。本實用新型通過JTAG接口7對FPGA芯片3進行參數的配置和軟件的燒寫。還包括一復位開關8,復位開關8分別連接FPGA芯片3的復位端、serdes芯片4的復位端。通過復位開關8對FPGA芯片3和serdes芯片4進行復位。本實用新型的通道選擇開關、第一開關KEY1、第二開關KEY2、第三開關均可以采用撥碼開關。還包括一用于供電的電源模塊9，電源模塊9連接一電源指示燈。電源模塊9采用一電源適配器，電源適配器的輸出端為5V的直流電流。實施方式一參照圖1、圖2，包括四個以太網接口1、四個PHY芯片2、一個FPGA芯片3、一個serdes芯片4、一個環回指示燈41、兩個光模塊5、RS232接口、JTAG接口 7、一個復位開關8、第一開關KEY1、第二開關KEY2、電源模塊9。參照圖1，四個以太網接口 I分別為FE1、FE2、FE3、FE4。本實用新型既可以作為發射端裝置，也可以作為接收端裝置。發射端裝置發射信號通過4路FE信號通過PHY芯片后進入FPGA芯片，在FPGA芯片3中將4路FE信號處理成I組16路的并行信號進入serdes芯片4，serdes芯片4再將這16路數據進行串并轉換后發送到光模塊5，光模塊5進行電光轉換后，最終將4路FE信號通過光纖發送出去。接收端裝置接收端則是將一路光信號經過上述逆過程，最終轉換成4路FE信號。本實用新型的撥碼開關用于本實用新型的狀態控制。本實用新型可以設有復數個撥碼開關、復數個指示燈。參照圖1中，設有12個撥碼開關KEYl serdes芯片4內環回控制開關。‘I’表示內環回有效。‘0’表示無效。KEY2 =FPGA芯片3內環回控制開關。‘I’表示內環回有效。‘0’表示無效。KEY3、KEY4 :預留。KEY5、KEY6 =FEl通道選擇開關。KEY5為低位，KEY6為高位。“00”表示接收對端FEl ; ‘01，表示接收對端FE2 ;“10”表示接收對端？￡3 11”表示接收對端FE4 ；KEY7，KEY8 FE2通道選擇開關。KEY7為低位，KEY8為高位。“00”表示接收對端FEl ; ‘01，表示接收對端FE2 ;“10”表示接收對端？￡3 11”表示接收對端FE4 ；KEY9，KEYlO FE3通道選擇開關。KEY9為低位，KEYlO為高位。“00”表示接收對端FEl ; ‘01’表示接收對端FE2 ;“10”表示接收對端？￡3 11”表示接收對端FE4 ；KEYl I, KEY 12 :FE4通道選擇開關。KEYll為低位，KEY12為高位。“00”表示接收對端FEl ； ‘01’表示接收對端FE2 ;“10”表示接收對端FE3 11”表示接收對端FE4。以上顯示和描述了本實用新型的基本原理和主要特征和本實用新型的優點。本行業的技術人員應該了解，本實用新型不受上述實施例的限制，上述實施例和說明書中描述的只是說明本實用新型的原理， 在不脫離本實用新型精神和范圍的前提下，本實用新型還會有各種變化和改進，這些變化和改進都落入要求保護的本實用新型范圍內。本實用新型要求保護范圍由所附的權利要求書及其等效物界定。
權利要求1.基于FPGA的以太網組網裝置，包括一以太網接口，其特征在于，還包括一PHY芯片、FPGA芯片、serdes芯片、光模塊，所述以太網接口連接所述PHY芯片，所述PHY芯片連接所述FPGA芯片,所述FPGA芯片連接所述serdes芯片,所述serdes芯片連接所述光模塊。
2.根據權利要求1所述的基于FPGA的以太網組網裝置，其特征在于，所述以太網接口包括至少兩個，所述PHY芯片包括至少兩個，每個所述以太網接口連接一個所述PHY芯片，至少兩個所述PHY芯片分別連接所述FPGA芯片。
3.根據權利要求2所述的基于FPGA的以太網組網裝置，其特征在于，所述以太網接口與所述FPGA芯片之間分別通過一通道選擇開關連接。
4.根據權利要求3所述的基于FPGA的以太網組網裝置，其特征在于，所述以太網接口采用四個，所述PHY芯片采用四個，每個所述以太網接口連接一個所述PHY芯片； 所述光模塊采用兩個。
5.根據權利要求1所述的基于FPGA的以太網組網裝置，其特征在于，所述以太網接口采用RJ45接口。
6.根據權利要求1所述的基于FPGA的以太網組網裝置，其特征在于，所述光模塊采用雙纖光模塊或單纖雙向光模塊。
7.根據權利要求1至6中任意一項所述的基于FPGA的以太網組網裝置，其特征在于，還包括一通信接口，所述通信接口分別連接所述FPGA芯片的信號輸入端、信號輸出端； 所述通信接口分別連接所述serdes芯片的信號輸入端、信號輸出端； 所述通信接口通過第一開關連接所述serdes芯片，所述通信接口通過一第二開關連接所述FPGA芯片。
8.根據權利要求7所述的基于FPGA的以太網組網裝置，其特征在于，所述通信接口與所述serdes芯片之間還連接一環回指示燈。
9.根據權利要求1至6中任意一項所述的基于FPGA的以太網組網裝置，其特征在于，還包括一 JTAG接口，所述JTAG接口連接所述FPGA芯片。
10.根據權利要求1至6中任意一項所述的基于FPGA的以太網組網裝置，其特征在于，還包括一復位開關，所述復位開關分別連接所述FPGA芯片的復位端、所述serdes芯片的復位端。
專利摘要本實用新型涉及網絡技術領域，具體涉及一種組網裝置。基于FPGA的以太網組網裝置，包括一以太網接口，還包括一PHY芯片、FPGA芯片、serdes芯片、光模塊，以太網接口連接PHY芯片，PHY芯片連接FPGA芯片，FPGA芯片連接serdes芯片，serdes芯片連接光模塊。由于采用上述技術方案，本實用新型采用基于FPGA模式的以太網技術，具有可管理、可運維、方便維護的特點。
文檔編號H04L12/931GK202906958SQ20122052063
公開日2013年4月24日 申請日期2012年10月11日 優先權日2012年7月17日
發明者姚兵麗 申請人:上海瑤視通訊科技有限公司