專利名稱：基于cpci總線的列車通信網關裝置的制作方法
技術領域：
基于CPCI總線的列車通信網關裝置
技術領域：
本實用新型涉及列車通信網關裝置，尤其涉及一種基于CPCI總線的列車通信網
關裝置。
背景技術：
列車網關是機車不同車廂裝置之間通信的設備，因此為了保證不同車廂裝置之間的通信正常，對列車網關運行的可靠性有很高的要求。列車網關主要實現的是不同網絡之間的橋接功能，因為MVB (多功能車輛總線)和WTB (列車總線)屬于不同的網絡，在網絡協 議、數據結構和設備編組等方面都有很大的不同。因此要實現數據的跨網絡通信傳輸就需要用到網關設備。在列車網關系統中，背板總線是幾個信號功能模塊間相互通信的物理通道，因此需要采用穩定性很高的背板總線。以前網關采用的背板總線是一條直連的印制板線路，相當于把三個模塊的外部接口直接由導線連接，使用的通信協議就是CPU的外部總線協議。CPU外部總線在驅動能力方面較弱，不適合跨板級傳輸，因此對網關的穩定性造成一定的影響。由于外掛的是CPU外部總線，在設計時依賴CPU的資源和性能，設計時有局限性和依賴性，同時不利于擴展設計。
實用新型內容有鑒于此，為了實現較高的穩定性和可靠性，本實用新型提供一種基于CPCI總線的列車通信網關裝置。一種基于CPCI總線的列車通信網關裝置，包括CPU模塊、MVB模塊20及WTB模塊，所述CPU模塊負責所述網關裝置的啟動配置和任務調度，所述MVB模塊連接多功能車輛總線并負責收發MVB總線數據及MVB總線的設備管理，所述WTB模塊連接列車總線并負責收發WTB總線數據及WTB總線的設備管理。所述網關裝置還包括CPCI背板總線，所述CPU模塊、MVB模塊和WTB模塊分別與所述CPCI背板總線之間進行連接，所述CPCI背板總線為所述CPU模塊、MVB模塊和WTB模塊提供信息交互的通道。優選地，所述CPU模塊、MVB模塊、WTB模塊和CPCI背板總線每一個模塊對應一個PCB印制板。優選地，所述CPU 模塊包括 CPU、BootR0M、NorFlash、SDRAM，PHY、RJ45、RS232、CPCI接口及時鐘，所述BootROM、NorFlash, SDRAM連接在所述CPU的外部總線上，所述PHY和RS232分別連接在所述CPU的串口控制器的外部引腳上，所述CPCI接口芯片PCI 9056與所述CPU的外部總線連接。優選地，所述MVB模塊包括485收發器、光耦隔離、電平轉換、SRAM、FPGA及PCI9056，所述SRAM、PCI 9056以及485收發器連接在所述FPGA的外部I/O腳上。優選地，所述WTB模塊包括DB 9、變壓器、485收發器、MOS管推挽電路、電平轉換、SRAM、PCI 9056及FPGA，所述SRAM、PCI9056以及485收發器、MOS管推挽電路連接在所述FPGA的外部I/O腳上。本實用新型的網關裝置采用成熟的CPCI總線技術增強了列車網絡網關裝置的可靠性和實時性。同時，采用CPCI總線技術使得網關裝置內部板級通信速度最大提高到33MHZ的訪問速度。此外，采用CPCI總線使得網關裝置內部的板插槽最大可以擴展到8塊，同時為熱拔插系統供解決方案。
圖I為本實用新型的優選實施例基于CPCI總線的列車通信網關裝置的結構示意圖。圖2為圖I中的CPU模塊的結構示意圖。圖3為圖I中的MVB模塊的結構示意圖。 圖4為圖I中的MTB模塊的結構示意圖。
具體實施方式為了更好地理解本實用新型，以下將結合具體實例及附圖對實用新型的實施方式進行詳細的說明。基于對列車通信網關裝置的需求的考慮，選擇穩定性和可靠性較高、速度較快的CPCI總線作為背板總線。CPCI總線是基于CPCI電氣規范開發出的高性能工業總線，使用與3U和6U高度的電路插板設計。CPCI具有高開放性，高可靠性，使得該技術廣泛應用產業自動化、航空航天、軍事醫療。因此使網關的背板總線基于CPCI實現，可以極大的增強數控傳輸的可靠性和傳輸速度。請參閱圖1，列車通信網關裝置按照相應的功能劃分，包括CPU模塊10、MVB (多功能車輛總線)模塊20、WTB (列車總線)模塊30和CPCI背板總線40。其中，每個部分的相應功能如下=CPU模塊10是幾個模塊的核心部分，負責整個系統啟動配置和任務調度等；MVB模塊20是連接多功能車輛總線(MVB)的接口模塊，負責收發MVB總線數據及MVB總線的設備管理；WTB模塊30是連接列車總線(WTB)的接口模塊，負責收發WTB總線數據及WTB總線的設備管理；CPCI背板總線40是連接三個功能模塊構成整個系統的總線。CPU模塊10、MVB模塊20和WTB模塊30分別與CPCI背板總線40之間進行連接，每一個模塊對應一個PCB印制板。CPU模塊10、MVB模塊20、WTB模塊30為信號處理功能模塊，CPCI背板總線40是連接以上三個模塊的硬件通道，為三個功能模塊提供信息交互的通道。三個信號模塊是之間通信采用的是CPCI總線方式通信，背板嚴格按照CPCI總線協議對底板硬件的要求進行設計，同時三個模塊之間數據交互嚴格按照CPCI總線協議規定的時序進行通信。請結合參閱圖2，CPU模塊10是主控制器，實現功能以太網接口、實時時鐘、串口接口、任務調度、系統上電配置、CPCI總線、接口控制實現等功能。CPU模塊10包括以下幾個子模塊CPU、BootROM、NorFlash、SDRAM, PHY、RJ45、RS232、CPCI 接口及時鐘。CPU 模塊10以CPU為核心，其中BootR0M、NorFlash、SDRAM等連接在CPU外部總線上，是CPU啟動以及程序運行的必要外圍電路。其中，PHY和RS232分別連接在CPU串口控制器的外部引腳上，其中PHY實現的是以太網的接入，RS232是串口的接入。CPCI接口芯片PCI9056與CPU外部總線連接，CPU通過外部總線來對PCI9056進行配置和控制已達到實現CPCI總線控制功能。具體子模塊功能如下所示。CPU:整個 系統的控制中心，實現啟動配置，任務調度等功能。本實用新型的優選實施例選取的是MPC860。BootROM 512K Flash,實現 CPU (MPC860)的上電配置。NorFlash 16MFlash實現的存儲程序代碼。PHY :物理網卡，實現以太網物理層控制，實現以太網通信，方便程序的下載。RJ45:網線接口，其內部集成隔離變壓器，其發送變壓比為I : 2，接收變壓比為
I IoRS232 :串口控制芯片。DB9:串口接入，方便調試用。CPCI接口 用于CPCI接口控制器，實現把CPU傳輸的數據信號轉換為符合CPCI協議的時序和驅動強度傳輸到CPCI總線上，同時對CPCI總線進行相應的管理工作。本實用新型的優選實施例選取選用芯片PCI 9056。時鐘時鐘芯片，用于向CPU (MPC860)提供實時時鐘，保證掉電時間不丟失。請結合參閱圖3，MVB模塊20實現485電平標準總線收發、光耦隔離、MVB總線控制器和CPCI總線接口控制等功能，包括以下幾個子模塊485收發器、光耦隔離、電平轉換、SRAM、FPGA 及 PCI9056。MVB 模塊 20 以 FPGA 為核心，SRAM.PCI9056 以及 485 收發器(通過電平轉換)等都連接在FPGA的外部I/O腳上，通過對FPGA的編程，控制485收發器，實現數據在MVB總線上的收發功能。同時，通過FPGA編程對PCI9056的控制實現CPCI總線數據收發等功能。SRAM用于存儲FPGA處理完來自MVB總線或者CPCI總線的數據。具體子模塊功能如下所示。485收發器由于MVB總線信號標準是RS485標準，因此采用485收發器對MVB總線信號進行收發。光耦隔離采用光耦器件對MVB總線和本地進行隔離，保護本地電路。DB9 實現MVB總線的接入。電平轉換由于光耦輸出輸入要求的是5V電平標準，而FPGA的I/O標準是LVTTL標準，因此要加電平轉換進行電平轉換。SRAM: SRAM實現數據緩存，數據有兩個部分一部分是MVB總線上的數據，另一部分是CPU送給MVB的數據。FPGA :主要實現MVB總線信號和總線控制，以及與CPCI總線控制器PCI9056接口通信的功能。PCI 9056 :實現CPCI總線控制器的作用，收發CPCI總線上的數據，同時接收FPGA的中端，把中斷信息發送到CPCI總線上。請結合參閱圖4，WTB模塊30實現變壓器隔離、485電平標準的信號接收、信號推挽電路的發送、WTB總線控制器和CPCI總線接口控制等功能，包括以下子模塊DB 9、變壓器、485收發器、MOS管推挽電路、電平轉換、SRAM、PCI 9056及FPGA。WTB模塊30以FPGA為核心，SRAM.PCI9056以及485收發器、MOS管推挽電路等都連接在FPGA的外部I/O腳上，通過對FPGA的編程，控制485收發器和MOS管推挽電路，實現數據在WTB總線上的收發功能，同時通過FPGA編程對PCI9056的控制實現CPCI總線數據收發等功能。SRAM用于存儲FPGA處理完來自WTB總線或者CPCI總線的數據。具體子模塊功能如下所示。DB 9 :實現接入WTB總線。變壓器隔離采用變壓器對MVB總線和本地進行隔離，保護本地電路。485收發器對WTB總線信號進行接收。MOS管推挽電路由于SP485 (485收發器芯片)的輸出電流很小，大概在60mA左右，不滿足WTB驅動。因此選用MOS管推挽電路對信號進行發送，其驅動電路在200mA左右，可以滿足WTB驅動的要求。電平轉換由于SP485 (485收發器芯片)對FPGA的輸入信號的是5V電平標準，而FPGA的I/O標準是LVTTL標準，因此要加電平轉換進行電平轉換，同時驅動打開MOS管的電平時也需要5V電壓的，因此在此處加有電平轉換芯片。 SRAM =SRAM實現數據緩存。數據有兩個部分一部分是MVB總線上的數據，另一部分是CPU送給MVB的數據。PCI 9056 :實現CPCI總線控制器的作用，收發CPCI總線上的數據，同時接收FPGA的中斷，把中斷信息發送到CPCI總線上。FPGA :主要實現WTB總線信號編解碼和總線控制，以及與CPCI總線控制器PCI9056接口通信的功能。在設計列車網關模塊間基于CPCI總線通信時需著重考慮到物理硬件電路的設計，本實用新型的優選實施例選取的是PLX Technology公司的CPCI接口控制芯片PCI9056，選用此芯片作為CPCI總線接口控制芯片，可以在信號驅動能力和總線時序上完全滿足CPCI總線協議的要求，且有專門與CPU (MCP860)相符合的M模式，在從模塊MVB和WTB中，使芯片工作在C模式，參照芯片器件資料進行相應的硬件電路設計。本實用新型的網關裝置采用成熟的CPCI總線技術增強了列車網絡網關裝置的可靠性和實時性。同時，采用CPCI總線技術使得網關裝置內部板級通信速度最大提高到33MHZ的訪問速度。此外，采用CPCI總線使得網關裝置內部的板插槽最大可以擴展到8塊，同時為熱拔插系統供解決方案。本實用新型的網關裝置符合IEC61375《列車通信網絡》標準，完成了 IEC61375《列車通信網絡》標準的MVB、WTB、RTP協議棧功能。以上所述實施例僅表達了本實用新型的幾種實施方式，其描述較為具體和詳細，但并不能因此而理解為對本實用新型專利范圍的限制。應當指出的是，對于本領域的普通技術人員來說，在不脫離本實用新型構思的前提下，還可以做出若干變形和改進，這些都屬于本實用新型的保護范圍。因此，本實用新型專利的保護范圍應以所附權利要求為準。
權利要求1.一種基于CPCI總線的列車通信網關裝置，包括CPU模塊、MVB模塊20及WTB模塊，所述CPU模塊負責所述網關裝置的啟動配置和任務調度，所述MVB模塊連接多功能車輛總線并負責收發MVB總線數據及MVB總線的設備管理，所述WTB模塊連接列車總線并負責收發WTB總線數據及WTB總線的設備管理，其特征在于所述網關裝置還包括CPCI背板總線，所述CPU模塊、MVB模塊和WTB模塊分別與所述CPCI背板總線之間進行連接，所述CPCI背板總線為所述CPU模塊、MVB模塊和WTB模塊提供信息交互的通道。
2.根據權利要求I所述的基于CPCI總線的列車通信網關裝置，其特征在于所述CPU模塊、MVB模塊、WTB模塊和CPCI背板總線每一個模塊對應一個PCB印制板。
3.根據權利要求I所述的基于CPCI總線的列車通信網關裝置，其特征在于所述CPU 模塊包括 CPU、BootROM, NorFlash, SDRAM, PHY、RJ45、RS232、CPCI 接口及時鐘，所述BootROM、NorFlash、SDRAM連接在所述CPU的外部總線上，所述PHY和RS232分別連接在所述CPU的串口控制器的外部引腳上，所述CPCI接口芯片PCI 9056與所述CPU的外部總線連接。
4.根據權利要求I所述的基于CPCI總線的列車通信網關裝置，其特征在于所述MVB模塊包括485收發器、光耦隔離、電平轉換、SRAM、FPGA及PCI 9056，所述SRAM、PCI 9056以及485收發器連接在所述FPGA的外部I/O腳上。
5.根據權利要求I所述的基于CPCI總線的列車通信網關裝置，其特征在于所述WTB模塊包括DB 9、變壓器、485收發器、MOS管推挽電路、電平轉換、SRAM、PCI 9056及FPGAjjf述SRAM、PCI9056以及485收發器、MOS管推挽電路連接在所述FPGA的外部I/O腳上。
專利摘要一種基于CPCI總線的列車通信網關裝置，包括CPU模塊、MVB模塊20及WTB模塊，CPU模塊負責網關裝置的啟動配置和任務調度，MVB模塊連接多功能車輛總線并負責收發MVB總線數據及MVB總線的設備管理，WTB模塊連接列車總線并負責收發WTB總線數據及WTB總線的設備管理。網關裝置還包括CPCI背板總線，CPU模塊、MVB模塊和WTB模塊分別與CPCI背板總線之間進行連接，CPCI背板總線為CPU模塊、MVB模塊和WTB模塊提供信息交互的通道。本實用新型的網關裝置采用成熟的CPCI總線技術增強了列車網絡網關裝置的可靠性和實時性。同時，采用CPCI總線技術使得網關裝置內部板級通信速度最大提高到33MHZ的訪問速度。此外，采用CPCI總線使得網關裝置內部的板插槽最大可以擴展到8塊，同時為熱拔插系統供解決方案。
文檔編號H04L12/66GK202602697SQ20122020509
公開日2012年12月12日 申請日期2012年5月9日 優先權日2012年5月9日
發明者王婷, 王旖雯 申請人:武漢正遠鐵路電氣有限公司