專利名稱：一種提高數字預失真處理速度的方法
技術領域：
本發明涉及功率放大器(功放)的數字預失真技術，特別涉及一種提高數字預失真處理速度的方法。
背景技術：
隨著無線通信的發展，信號帶寬越來越寬，其包絡起伏和峰均比也越來越大，這對寬帶發信通道，尤其是混頻器和功放提出了更高的線性要求。這主要是因為半導體器件在大信號下具有不可避免的非線性特性，當寬帶發信機工作在非線性區時，會產生嚴重的互調分量，在工作頻帶內就可以造成信號間的相互干擾，在工作頻帶外產生不需要的頻譜泄 漏。功率放大器是無線通信系統中必不可少的部分，非線性是其固有特性。然而，非線性會帶來失真，導致系統誤碼率增加，產生鄰道干擾。為了保證功率放大器的線性度與效率，人們已經提出了各種各樣的方法對功放進行線性化處理，例如功率回退法(Back-off)，負反饋法(Feedback),前饋法(Feed-forward),數字預失真法(Predistortion)等方法。其中，功率回退法是一種簡單、可靠地線性化措施，它將輸入功率降低使功率放大器工作在線性區域，但是，從經濟方面來考慮，大功率的放大管價格昂貴，用犧牲功率放大器效率的方法來提高線性度是并不可取的；反饋法是采用外部電路來改善功率放大器的線性度的，但它并不適用于寬帶信號；前饋法相比于反饋法，克服了延遲帶來的影響，更加適宜用于寬帶信號，但隨著器件特性的變化其性能將變壞；數字預失真就是在功率放大器之前對輸入信號先做預處理，它的傳輸特性剛好是放大器特性的反函數。由于數字預失真法具有電路形式簡單、調整方便、效率高、造價低等優點，因此，它是目前使用得最多，最有發展前景的一種方法。數字預失真技術的出現是線性化技術發展中非常重要的一步，其具有穩定性高，適用帶寬高，功放成本低，散熱量小，實現難度低等優點。同時，隨著數字信號處理技術的高速發展，使得數字預失真系統的實現成本越來越低，而性能卻不斷得到提高。數字預失真技術由于自身具備的各種優勢，正逐漸成為功率放大器的主要線性化技術。在工程實踐中，數字預失真處理的步驟通常是，在數字基帶采集功放的輸入和輸出信號，基于預先設定的功放模型計算預失真系數，再將該系數用于預失真處理。數字預失真處理的一般硬件實現方法是首先采集功放輸入和輸出信號，將數據傳給DSP或軟核等串行處理器件計算預失真系數，而使用預失真系數進行預失真處理在FPGA或專用芯片中進行，如申請號為CN201010558073. 4的專利所述。這種實現方法在工程應用中存在的主要問題是，計算預失真系數的方法常采用最小均方算法(least square, i.e. LS),該算法中包括自相關矩陣計算步驟，該步驟的計算量非常大，在300MHz的DSP時鐘下耗費時間達幾十秒，占到整個DSP處理流程耗費時間的80%以上。而現代移動通信信號的變化是非常快的，隨著用戶的接入和退出，移動通信信號的帶寬和幅度變化非常大，同時移動通信系統常采用跳頻技術，即信號所處的頻點也會在不同幀的時間段內發生跳變，通常變化的速度小于I秒。所有上述因素都對傳統預失真技術實現方式的效果造成了影響，使得預失真技術在快變信號的條件下難以產生較好的效果，對相鄰頻段產生較大干擾，從而降低了移動通信系統的容量和覆蓋范圍。
發明內容
為了克服現有技術的上述缺點與不足，本發明的目的在于提供一種提高數字預失真處理速度的方法，在實際應用中能夠快速跟蹤信號的變化，減少帶外干擾。本發明的目的通過以下技術方案實現一種提高數字預失真處理速度的方法，包括以下步驟(I)并行處理器件連續抓取功放輸入信號和功放輸出信號，并傳給串行處理器件；(2)串行處理器件計算自相關矩陣Ryy和互相關矩陣Ryz ； 設z(n) =XZ a ki y (n + O |v(n + /)「* —1
k 二1 /二0其中，z(n)為功放輸入信號，y(n)為功放輸出信號，n=l，2，…，N，N為采集的功放輸入信號和功放輸出信號的總點數，akl為預失真系數，k為多項式階數，I為記憶深度；K為最大多項式階數，L為最大記憶深度；Ryy為(K*L) * (K*L)的二維矩陣,設Ryy (p, q)為Ryy的第P行,第q列的元素,則
Nkk
_5] Ryy(P，Cf) = [/(" + Ip)|v(w + Ip)| ”+ Iq)\y(n + Iq)[v/
H=I其中，y* (n+lp)表示y (n+lp)的復數共軛，Ip= [p/K],表示p/K的整數部分；kp=mod (p, K),表示 p/K 的余數；Iq= [q/K], kq=mod (q, K)；Ryz為(K*L) *1的一維矩陣,設Ryz (p)為Ryz的第p行的元素,則Rr (p)=文 yin + Ip) |.v(" + Ip)卜.* z{n)
K=I)
k=\ I=G其中lp=[p/K],表示 p/K 的整數部分；kp=mod(p, K),表示 p/K 的余數；lq=[q/K],kq=mod (q, K)；所述Ryy由以下方法計算(2-1)計算并保存矩陣polyMat={pn，k},其中pn, k=y (n) * I y (n) 12k^1(2-2)利用pn，k計算Ryy的上三角矩陣中的元素Ryy (p，q)，
N
_5]= TPlip^p-Pn^kq其中，/C1 t表亍P +/ 的復數共軛。
P PP r
p=l, 2,, (K*L),對于第 p 行 q=p, p+1,…，(K*L), Ip= [p/K],表示 p/K 的整數部分；kp=mod (p, K),表示 p/K 的余數；Iq= [q/K], kq=mod (q, K)；(2-3)由Ryy的上三角矩陣獲得Ryy的下三角矩陣
':i.(/M/) = 0,/ )其中p=l, 2，...，(K*L),對于第 p 行 q = 1，2，...，p_l ；(3)得到Ryy和互相關矩陣Ryz后，根據下式計算預失真系數矩陣A = R~} Rvz將預失真系數矩陣傳給并行處理器件；(4)并行處理器件接收預失真系數矩陣后，對輸入信號進行預失真處理，再傳給發射鏈路。與現有技術相比，本發明具有以下優點和有益效果本發明通過對自相關矩陣的矩陣元計算步驟和方法的簡化，使得其計算量為傳統方法的1/10以下，由于自相關矩陣的計算在DSP所執行的預失真系數計算步驟所耗費的時間中所占比重為80%以上，并且是周期性的運行，所以該發明能大大提高了預失真系數的更新速度，使得預失真系數的更新周期縮短到秒級時間單位，同時也減少了 DSP的功耗，在實際系統的應用中，由于經過功放的信號隨著用戶的接入和退出，其幅度和帶寬的變化非常快，自相關矩陣計算速度的提高使得預失真系統能夠快速跟蹤信號的變化，從而減少工作頻帶內干擾和帶外的泄漏，提高移動通信系統的容量和覆蓋范圍。
圖I為本發明用于實現數字預失真處理的整體硬件框圖。圖2為本發明提高數字預失真處理速度的方法的流程圖。
具體實施例方式下面結合實施例及附圖，對本發明作進一步地詳細說明，但本發明的實施方式不限于此。實施例圖I為本實施例用于實現數字預失真處理的整體硬件框圖，包括串行處理器件、并行處理器件、發射鏈路、反饋鏈路、功率放大器和天線。如圖2所示，本實施例的提高數字預失真處理速度的方法，包括以下步驟(I)并行處理器件連續抓取功放輸入信號和功放輸出信號，并傳給串行處理器件；(2)串行處理器件根據功放模型和LS算法原理計算自相關矩陣Ryy和互相關矩陣R
K L-I^設 )= X X + l)\y{n + Of—1
A-=I HO其中，z(n)為功放輸入信號，y(n)為功放輸出信號，n=l，2，…，N，N為采集的功放輸入信號和功放輸出信號的總點數，akl為預失真系數，k為多項式階數，I為記憶深度；K為最大多項式階數，L為最大記憶深度；Ryy為(K*L) * (K*L)的二維矩陣,設Ryy (p, q)為Ryy的第P行,第q列的元素,則
權利要求
1 一種提高數字預失真處理速度的方法，其特征在于，包括以下步驟 (1)并行處理器件連續抓取功放輸入信號和功放輸出信號，并傳給串行處理器件； (2)串行處理器件計算自相關矩陣Ryy和互相關矩陣Ryz；
全文摘要
本發明公開了一種提高數字預失真處理速度的方法，包括以下步驟:(1)并行處理器件連續抓取功放輸入信號和功放輸出信號，并傳給串行處理器件；(2)串行處理器件根據功放模型和LS算法原理計算自相關矩陣Ryy和互相關矩陣Ryz；(3)得到Ryy和互相關矩陣Ryz后，計算預失真系數矩陣；(4)并行處理器件接收預失真系數矩陣后，對輸入信號進行預失真處理，再傳給發射鏈路。本發明在實際應用中能夠快速跟蹤信號的變化，減少帶外干擾。
文檔編號H04L25/49GK102970261SQ201210429348
公開日2013年3月13日 申請日期2012年10月31日 優先權日2012年10月31日
發明者楊俊 申請人:華南理工大學