時鐘數據回復電路及方法
【專利摘要】一種時鐘數據回復電路，包括一均衡器、一多相位時鐘產生器、一取樣與檢查單元、一信號邊緣檢測單元以及一調整單元。均衡器執行一進入數據信號的均衡。多相位時鐘產生器產生多個時鐘信號與至少一對檢查信號。取樣與檢查單元依據此些時鐘信號取樣進入數據信號以得到一序列，并檢查序列是否符合一特定型樣。當序列符合特定型樣時，信號邊緣檢測單元控制取樣與檢查單元基于至少此對檢查信號兩兩對應檢測序列的值的轉換處以得到一檢測值。調整單元依據檢測值判斷轉換是太早或太晚，并依據判斷的結果調整進入數據信號的均衡。
【專利說明】時鐘數據回復電路及方法
【技術領域】
[0001 ] 本發明是有關于一種時鐘數據回復電路及方法。
【背景技術】
[0002]當高速的傳輸信號經由傳輸媒介傳播時，并不是所有的頻率成分都會相同地減弱。一般而言，高頻成分會較低頻成分衰減得多，因而產生碼際干擾(inter-symbolinterference, ISI)效應,導致傳輸信號在理想時間產生抖動(jitter)。傳統可采用均衡的方法以較多地推升(boost)高頻成分，相較于推升低頻成分。然而傳統的均衡方法會搭配二元式相位檢測器(Bang Bang Phase Detector, BBPD)來判斷傳輸信號的邊緣,不適用于現今不搭配二元式相位檢測器的均衡器架構。
【發明內容】
[0003]本發明是有關于一種時鐘數據回復電路及方法，可解決碼際干擾效應的問題。
[0004]根據本發明的第一方面，提出一種時鐘數據回復電路，包括一均衡器、一多相位時鐘產生器、一取樣與檢查單元、一信號邊緣檢測單元以及一調整單元。均衡器用以執行一進入數據信號的均衡。多相位時鐘產生器用以產生多個時鐘信號與至少一對檢查信號。取樣與檢查單元用以依據此些時鐘信號取樣進入數據信號以得到一序列，并檢查序列是否符合一特定型樣。信號邊緣檢測單元用以當序列符合特定型樣時，控制取樣與檢查單元，基于至少此對檢查信號，為兩兩對應檢測序列的值的轉換處，并得到一檢測值。調整單元依據檢測值判斷序列的值，轉換是太早或太晚，并依據判斷的結果控制均衡器，以調整進入數據信號的均衡。
[0005]根據本發明的第二方面，提出一種時鐘數據回復方法，應用于一時鐘數據回復電路。時鐘數據回復電路包括一均衡器、一多相位時鐘產生器、一取樣與檢查單元、一信號邊緣檢測單元，以及一調整單元。時鐘數據回復方法包括下列步驟。利用均衡器以執行一進入數據信號的均衡。利用多相位時鐘產生器以產生多個時鐘信號與至少一對檢查信號。利用取樣與檢查單元以依據該些時鐘信號取樣該進入數據信號以得到一序列，并檢查序列是否符合一特定型樣。利用信號邊緣檢測單元以當序列符合特定型樣時，控制取樣與檢查單元，基于至少此對檢查信號，兩兩對應檢測序列的值的轉換處，以得到一檢測值。利用調整單元以依據檢測值判斷序列的值的轉換是太早或太晚，并依據判斷的結果控制均衡器以調整進入數據信號的均衡。
[0006]為了對本發明的上述及其它方面有更佳的了解，下文特舉一實施例，并配合所附圖式，作詳細說明如下。
【專利附圖】
【附圖說明】
[0007]圖1繪示依照一實施例的時鐘數據回復電路的方塊圖。
[0008]圖2繪示依照一實施例的時鐘信號與檢查號的波形圖。[0009]圖3繪示依照一實施例的轉換處檢測的示意圖。
[0010]圖4A及圖4B繪示依照一實施例的碼際干擾檢測的示意圖。
[0011] [主要元件標號說明]
[0012]100:時鐘數據回復電路110:均衡器
[0013]120:多相位時鐘產生器130:取樣與檢查單元
[0014]140:信號邊緣檢測單元150:調整單元
[0015]152:碼際干擾檢測單元154:狀態機
【具體實施方式】
[0016]本發明所提出的時鐘數據回復電路及方法，利用一多相位時鐘產生器產生多個時鐘信號與至少一對檢查信號以檢測一進入數據信號(incoming data signal)的邊緣，故可以有效解決碼際干擾(inter-symbol interference, ISI)效應的問題。
[0017]請參照圖1，其繪示依照一實施例的時鐘數據回復電路的方塊圖。時鐘數據回復電路100包括一均衡器110、一多相位時鐘產生器120、一取樣與檢查單兀130、一信號邊緣檢測單元140以及一調整單元150。均衡器110執行一進入數據信號的均衡。均衡后的進入數據信號會由一時鐘路徑(clock path)送至多相位時鐘產生器120，使得多相位時鐘產生器120產生多個時鐘信號，與至少一對檢查信號。時鐘信號用來取樣進入數據信號，而檢查信號則會對應到信號邊緣。
[0018]茲舉多相位時鐘產生器120產生M個時鐘信號與一對檢查信號為例做說明，M為正整數。請配合參照圖2，其繪示依照一實施例的時鐘信號與檢查號的波形圖。取樣與檢查單元130依據M個時鐘信號CK[0rCK[M-l]分別取樣進入數據信號的數據D[0]?)[M_l]而得到一序列(sequence)。接著,取樣與檢查單元130檢查序列是否符合一特定型樣。特定型樣例如為長I后出現短0，或是長O后出現短1，亦即1，1，...，1，0，I或0，0，...，0，1，0，但并不限制。
[0019]每一對檢查信號包括一第一檢查信號與一第二檢查信號。當序列符合特定型樣時，信號邊緣檢測單元140控制取樣與檢查單元130基于此對檢查信號對序列的值的轉換處進行兩兩對應的檢測以得到一檢測值。請同時參照圖2及圖3，圖3繪示依照一實施例的轉換處檢測的示意圖。于圖2中，假定連續四個時鐘信號CK[N]、CK[N+l]、CK[N+2]及CK[N+3]所取樣得到的序列為1、1、0、1而符合特定型樣，則第一檢查信號與第二檢查信號分別對應到D[N+l]/D[N+2]的邊緣與D[N+2]/D[N+3]的邊緣，因而第一檢查信號與一第二檢查信號分別被指定為Edge [N+l, N+2]與Edge [N+2, N+3]。
[0020]于圖3中，信號邊緣檢測單兀140實質上還劃分第一檢查信號Edge [N+l, N+2]為K個相位，K為正整數。信號邊緣檢測單元140控制取樣與檢查單元130檢查得到在第一檢查信號Edge[N+l，N+2]的一第Y個相位，序列的值由I轉換為0，因此信號邊緣檢測單元140記錄第一檢查碼Edgecode [N+1，N+2]為Y，Y為正整數。接著，信號邊緣檢測單元140還劃分第二檢查信號Edge [N+2, N+3]為K個相位，并依據第一檢查碼Edgecode [N+l, N+2] =Y控制取樣與檢查單元130檢查在第二檢查信號Edge [N+2，N+3]的一第Y個相位，序列的值是否由O轉換為1，以決定一檢測值。
[0021]調整單元150依據檢測值判斷序列的值的轉換是太早或太晚，并依據判斷的結果控制均衡器110以調整進入數據信號的均衡。在圖1中是以碼際干擾檢測單元152以及狀態機(state machine) 154實現調整單元150,然并不限于此。請參照圖4A及圖4B,其繪示依照一實施例的碼際干擾檢測的示意圖。
[0022]由圖4A可以得知，在第二檢查信號Edge[N+2，N+3]的第Y個相位，序列的值并未由O轉換為1，而是仍維持為0，因此碼際干擾檢測單元152依據檢測值判斷序列的值的轉換太晚，亦即為過阻尼(over damping)狀態。狀態機154受控于碼際干擾檢測單元152的判斷的結果輸出一狀態值至均衡器110以調整進入數據信號的均衡，使得均衡器110降低高頻成分相對于低頻成分的增益值。
[0023]由圖4B可以得知，在第二檢查信號Edge[N+2，N+3]的第Y個相位，序列的值并未由O轉換為1，而是已轉換并維持為1，因此碼際干擾檢測單元152依據檢測值判斷序列的值的轉換太早，亦即為欠阻尼(under damping)狀態。狀態機154受控于碼際干擾檢測單元152的判斷的結果輸出一狀態值至均衡器110以調整進入數據信號的均衡，使得均衡器110增加高頻成分相對于低頻成分的增益值。如此一來，即可以有效解決碼際干擾效應的問題。
[0024]本發明還提出一種時鐘數據回復方法，應用于一時鐘數據回復電路。時鐘數據回復電路包括一均衡器、一多相位時鐘產生器、一取樣與檢查單元、一信號邊緣檢測單元以及一調整單元。時鐘數據回復方法包括下列步驟。利用均衡器以執行一進入數據信號的均衡。利用多相位時鐘產生器以產生多個時鐘信號與至少一對檢查信號。利用取樣與檢查單元以依據該些時鐘信號取樣該進入數據信號以得到一序列，并檢查序列是否符合一特定型樣。利用信號邊緣檢測單元以當序列符合特定型樣時，控制取樣與檢查單元基于至少此對檢查信號兩兩對應檢測序列的值的轉換處以得到一檢測值。利用調整單元以依據檢測值判斷序列的值的轉換是太早或太晚，并依據判斷的結果控制均衡器以調整進入數據信號的均衡。
[0025]上述的時鐘數據回復方法的操作原理已詳述于時鐘數據回復電路100及其相關內容中，故于此不再重述。
[0026]本發明上述實施例所揭露的時鐘數據回復電路及方法，利用一多相位時鐘產生器產生多個時鐘信號與至少一對檢查信號以有效檢測一進入數據信號的邊緣，故可以依據檢測的結果調整進入數據信號的均衡，有效解決碼際干擾效應的問題。
[0027]綜上所述，雖然本發明已以多個實施例揭露如上，然其并非用以限定本發明。本領域技術人員，在不脫離本發明的精神和范圍內，當可作各種的更動與潤飾。因此，本發明的保護范圍當視所附的權利要求范圍所界定者為準。
【權利要求】
1.一種時鐘數據回復電路，包括: 一均衡器，用以執行一進入數據信號的均衡； 一多相位時鐘產生器，用以產生多個時鐘信號與至少一對檢查信號； 一取樣與檢查單元，用以依據該多個時鐘信號取樣該進入數據信號以得到一序列，并檢查該序列是否符合一特定型樣； 一信號邊緣檢測單元，用以當該序列符合該特定型樣時，控制該取樣與檢查單元基于至少該對檢查信號兩兩對應檢測該序列的值的轉換處以得到一檢測值；以及 一調整單元，用以依據該檢測值判斷該序列的值的轉換是太早或太晚，并依據判斷的結果控制該均衡器以調整該進入數據信號的均衡。
2.根據權利要求1所述的時鐘數據回復電路,其中每一對檢查信號包括一第一檢查信號與一第二檢查信號，該信號邊緣檢測單元還劃分該第一檢查信號為K個相位，并控制該取樣與檢查單元檢查得到在該第一檢查信號的一第Y個相位該序列的值進行轉換，該信號邊緣檢測單元還劃分該第二檢查信號為K個相位，并該取樣與檢查單元檢查在該第二檢查信號的一第Y個相位該序列的值是否進行轉換以決定該檢測值，K與Y為正整數。
3.根據權利要求1所述的時鐘數據回復電路，其中該調整單元包括: 一碼際干擾檢測單元，用以依據該檢測值判斷該序列的值的轉換是太早或太晚；以及一狀態機，受控于該碼際干擾檢測單元的判斷的結果輸出一狀態值至該均衡器以調整該進入數據信號的均衡。
4.一種時鐘數據回復方法，用于一時鐘數據回復電路，該時鐘數據回復電路包括一均衡器、一多相位時鐘產生器、 一取樣與檢查單元、一信號邊緣檢測單元以及一調整單元，該時鐘數據回復方法包括: 利用該均衡器以執行一進入數據信號的均衡； 利用該多相位時鐘產生器以產生多個時鐘信號與至少一對檢查信號； 利用該取樣與檢查單元以依據該些時鐘信號取樣該進入數據信號以得到一序列，并檢查該序列是否符合一特定型樣； 利用該信號邊緣檢測單元以當該序列符合該特定型樣時，控制該取樣與檢查單元基于至少該對檢查信號兩兩對應檢測該序列的值的轉換處以得到一檢測值；以及 利用該調整單元以依據該檢測值判斷該序列的值的轉換是太早或太晚，并依據判斷的結果控制該均衡器以調整該進入數據信號的均衡。
5.根據權利要求4所述的時鐘數據回復方法，其中每一對檢查信號包括一第一檢查信號與一第二檢查信號，該時鐘數據回復方法還包括: 利用該信號邊緣檢測單元以劃分該第一檢查信號為K個相位，并控制該取樣與檢查單元檢查得到在該第一檢查信號的一第Y個相位該序列的值進行轉換，K與Y為正整數；以及利用該信號邊緣檢測單元以劃分該第二檢查信號為K個相位，并控制該取樣與檢查單元檢查在該第二檢查信號的一第Y個相位該序列的值是否進行轉換以決定該檢測值。
6.根據權利要求4所述的時鐘數據回復方法，其中該調整單元包括一碼際干擾檢測單元以及一狀態機，該時鐘數據回復方法還包括: 利用該碼際干擾檢測單元以依據該檢測值判斷該序列的值的轉換是太早或太晚；以及 利用該狀態機以受控于該碼際干擾檢測單元的判斷的結果輸出一狀態值至該均衡器以調整該進入數據信號的均 衡。
【文檔編號】H04L25/03GK103546403SQ201210240396
【公開日】2014年1月29日 申請日期:2012年7月11日 優先權日:2012年7月11日
【發明者】許家豪, 江昱興 申請人:聯詠科技股份有限公司