3d圖像信號處理設備的制作方法
【專利摘要】在3D顯示中，當輸入時鐘的頻率的兩倍超過電影顯示電路104的最大傳輸速率時，將時鐘的倍增率從2x倍增降低，因此減小了輸出水平總時鐘數量。
【專利說明】3D圖像信號處理設備
【技術領域】
[0001]本發明涉及一種3D (維)圖像信號處理設備，具體地，涉及一種用于為每一幀組合左眼圖像信號和右眼圖像信號的3D圖像信號處理設備。
【背景技術】
[0002]用于顯示3D圖像的電影投影儀是已知的(下文中將稱其為“3D圖像處理設備”)。
[0003]圖1是3D投影儀的框圖。
[0004]在圖1中，3D投影儀包括用于接收左眼圖像信號的輸入終端101、用于接收右眼圖像信號輸入終端102、圖像輸入電路103以及電影顯示電路104。
[0005]圖像輸入電路103從輸入終端101接收左眼圖像信號以及從輸入終端102接收右眼圖像信號。在這里，左眼圖像信號的幀周期和右眼圖像信號的幀周期是相同的。
[0006]圖2是示出圖像輸入電路103的運算的框圖。
[0007]圖像輸入電路103逐行交替地組合左眼圖像信號201的一幀和右眼圖像信號202的一巾貞，以產生輸出圖像信號203的一巾貞,所述輸出圖像信號203被輸出到電影顯不電路104。在這個過程中，圖像輸入電路103使得輸出圖像信號203的幀周期等于左眼圖像信號201的幀周期以及右眼圖像信號202的幀周期。
[0008]圖像輸入電路103典型地具有圖3所示的配置，其包括用于接收左眼圖像信號的圖像輸入電路103a、用于接收右眼圖像信號的圖像輸入電路103b、用于將頻率乘以2的諸如PLL等的時鐘生成電路103c、行存儲器103d和103e、用于生成輸出定時的電路103f以及用于逐行地切換左眼圖像和右眼圖像的多路復用器103g。
[0009]左眼和右眼圖像信號一旦被分別寫入到行存儲器103d和103e中，并且通過用于使輸入時鐘頻率加倍的電路103c以兩倍寫入速度從那里讀出。
[0010]包括水平和垂直同步信號和指示有效圖像數據的信號的輸入圖像信號(左眼圖像和右眼圖像)的定時信號被輸入到輸出定時生成電路103f.。
[0011]輸出定時生成電路103f基于輸入定時信號生成定時信號，形成具有輸入垂直行的兩倍數量的行的一幀，同時保持水平方向的時鐘總數固定為輸入的時鐘總數，并且所述輸出定時生成電路103f交替地切換要被輸出的左眼圖像的一行和右眼圖像的一行。
[0012]這樣，輸出幀頻率被設置為與輸入幀頻率相同，并且輸出行頻率被設置為輸入行頻率的兩倍，因此能夠輸出3D圖像。
[0013]然而，所述方案需要設置電影顯示電路104的輸入信號的頻率，使得加倍的頻率落入電影顯示電路104可允許的傳輸速率。也就是說，限制了可顯示的3D圖像的分辨率和垂直同步的頻率。
[0014]為了處理，通常使用該幀存儲器103h，使得經由存儲器接口電路103j，以由輸出時鐘生成電路103i生成的任意時鐘頻率，從幀存儲器103h讀出左眼圖像和右眼圖像，而不是取決于輸入圖像信號的時鐘頻率或者以電影顯示電路104可允許的最大輸入頻率，并且輸出定時生成電路103f輸出信號，以便將水平時鐘的數量和垂直行的數量調整為等于輸入垂直頻率。
【發明內容】
[0015]本發明所要解決的技術問題
[0016]使用幀存儲器的方法可以處理任何輸入信號定時，只要能夠確定電影顯示電路104中的水平和垂直消隱的最小值，而存在的問題是需要將高容量、高速度的存儲器增加作為幀存儲器以便處理高分辨率的圖像信號。
[0017]本發明的目的是提供可以解決上述問題的3D圖像信號處理設備。
[0018]用于解決技術問題的手段
[0019]根據本發明的3D圖像信號處理設備是一種3D圖像信號處理設備，所述3D圖像信號處理設備:
[0020]接收用于左眼和右眼的多個圖像信號，每一個圖像信號包括時鐘信號，并且每一個圖像信號示出多個行，
[0021]將通過交替地組合一行左眼圖像信號和一行右眼圖像信號而形成的一幀輸出圖像信號輸出到顯示電路，以及
[0022]使所述顯示電路顯示每一幀的圖像，
[0023]所述設備包括:
[0024]第一行存儲裝置，所述第一行存儲裝置用于存儲所述左眼圖像的每一行；
[0025]第二行存儲裝置，所述第二行存儲裝置用于存儲所述右眼圖像的每一行；
[0026]測量裝置，所述測量裝置用于測量被輸入的左眼圖像信號或者右眼圖像信號中的時鐘信號的頻率；以及，
[0027]控制裝置，當由所述測量裝置測量出的時鐘信號的頻率高于所述顯示電路的可允許的最大傳輸速率時，所述控制裝置:
[0028]將用于輸出圖像信號的時鐘信號的頻率設置為小于輸入信號的時鐘信號的頻率的兩倍，其中，所述輸出圖像信號被用于分別從所述第一行存儲裝置和所述第二行存儲裝置中讀出一行左眼圖像信號和一行右眼圖像信號，以及
[0029]將在所述輸出圖像信號的水平周期中所包含的用于輸出圖像信號的時鐘信號的數量減少為小于在所述輸入信號的水平周期中所包含的時鐘信號的數量。
[0030]本發明的效果
[0031]根據本發明，能夠處理超過顯示電路的最大傳輸速率的3D圖像輸入信號而不增加任何的幀存儲器 。
【專利附圖】
【附圖說明】
[0032]【圖1】示出3D投影儀的框圖。
[0033]【圖2】圖示圖像輸入電路103的運算的圖。
[0034]【圖3】示出圖像輸入電路103的一個示例的圖。
[0035]【圖4】示出圖像輸入電路103的另一個示例的圖。
[0036]【圖5】示出圖像輸入電路103-1的框圖，作為本發明的一個示例性實施例的3D圖像信號處理設備的示例。[0037]【圖6】示出運算電路4的一個示例的圖。
[0038]【圖7】示出本發明的另一個示例性實施例的圖。
【具體實施方式】
[0039]下面將參照附圖詳細描述根據本發明的一個示例性實施例。
[0040]圖5是示出圖像輸入電路103-1的框圖，作為本發明的一個示例性實施例的3D圖像信號處理設備的示例。在這里，圖像輸入電路103-1被用作圖2所示的圖像輸入電路103。在圖5中，與圖3中相同的組件被分配相同的附圖標記。
[0041]除了圖3所示的配置之外，圖像輸入電路103-1包括輸入圖像信號時鐘頻率測量電路(第一測量裝置)1，水平總時鐘數量測量電路(第二測量裝置)2，水平圖像時鐘數量測量電路(第三測量裝置)3，運算電路(確定裝置)4，倍增時鐘生成電路(第一生成裝置)5，諸如PLL等，以及輸出定時生成電路(第二生成電路)6。在這里，水平總時鐘數量測量電路2、水平圖像時鐘數量測量電路3、運算電路4、倍增時鐘生成電路5，諸如PLL等以及輸出定時生成電路6形成控制裝置。
[0042]圖像輸入電路103-1接收左眼圖像信號和右眼圖像信號，以交替的方式逐行地組合左眼圖像信號的一幀和右眼圖像信號的一幀，以將輸出圖像信號的一幀輸出到電影顯示電路104。
[0043]時鐘頻率測量電路I測量輸入信號中的時鐘信號的頻率，該輸入信號為左眼圖像信號或者右眼圖像信號(在當前示例性實施例中是左眼圖像信號)。
[0044]水平總時鐘數量測量電路2基于輸入信號中的時鐘信號和水平同步信號測量第一總數量，具體地，在輸入信號 的水平周期期間的時鐘信號的總數量。
[0045]水平總時鐘數量測量電路3，基于輸入信號中的指示具有其中存在的有效圖像數據的有效圖像周期的信號和時鐘信號，測量第二總數量，具體地，是在有效圖像周期中的時鐘信號的總數量。
[0046]運算電路4基于由時鐘信號測量電路I測量的時鐘信號的頻率、由水平總時鐘數量測量電路2測量的第一總數量、水平圖像時鐘數量測量電路3測量的第二總數量、以及用于電影顯示電路104的可允許的最大傳輸速率，確定時鐘信號的倍增率以及作為輸出圖像信號的水平周期中的時鐘信號的總數量的第三總數量。
[0047]倍增時鐘生成電路5通過將輸入信號中的時鐘信號乘以由運算電路4確定的倍增率來生成倍增時鐘，并且從行存儲器103d和103e中以倍增時鐘同步地讀出左眼圖像信號的一行和右眼圖像信號的一行。
[0048]輸出定時生成電路6，基于由運算電路4確定的第三總數量和輸入信號中的定時信號，生成輸出圖像信號的定時信號。
[0049]多路復用器(輸出裝置)103g根據由輸出定時信號生成電路6生成的輸出圖像信號的定時信號，交替地輸出由倍增時鐘生成電路5讀出的左眼圖像信號的一行和右眼圖像信號的一行，來產生輸出圖像信號，并且向電影顯不電路104輸出該信號。
[0050]接下來將描述所述運算。
[0051]在圖5中，時鐘頻率測量電路I測量輸入圖像信號的時鐘頻率，水平總時鐘數量測量電路2基于作為定時信號的水平同步信號測量水平時鐘的總數量，以及水平圖像時鐘數量測量電路3基于指示有效圖像數據的信號測量水平圖像時鐘的數量。
[0052]來自上述測量電路的測量值被輸入到運算電路4。運算電路4根據水平總時鐘數量(第一總數量)和水平圖像時鐘數量(第二總圖數量)的測量值確定輸入時鐘頻率的倍增率是否需要改變，以及確定所述倍增率可以改變，從而設定倍增時鐘生成電路5的倍增率。運算電路4還計算輸出水平時鐘的總數量(第三總數量)，使得當倍增率降低時，輸出行頻率變成輸入行頻率的兩倍。
[0053]基于計算得到的輸出水平時鐘的總數量，輸出定時生成電路6生成用于電影顯示電路104的定時信號。
[0054]在另一方面，左眼和右眼的圖像信號由多路復用器MUX103g切換和輸出，以來自倍增時鐘生成電路5的輸出時鐘的速率交替地，逐行地讀出用于左眼的一行和用于右眼的一行，在行存儲器103d和103e中累加。
[0055]接下來將詳細描述運算電路4。
[0056]由運算電路4計算的輸出水平總時鐘數量通過下面的公式確定。
[0057]輸出水平總時鐘數量=
[0058]輸入水平總時鐘測量值一(輸入水平總時鐘測量值X (2-倍增率)+2)
[0059]在這里，計算結果必須是不包括小數的整數。
[0060]進一步地，輸出水平總時鐘數量必須等于或者大于水平圖像時鐘數量和由電影顯示電路104需要的最小水平消隱值之和。
[0061]圖6示出了用于計算上述需求的運算電路4的詳細框圖。
[0062]為了簡單地描述，構造圖6的配置使得，針對時鐘被乘以2時超出了電影顯示電路104最大傳輸速率的輸入，倍增率被設置為1.8。
[0063]在圖6中，比較電路41檢查輸入信號的時鐘頻率的測量值是否高于電影顯示電路104最大傳輸速率的一半。
[0064]取代將該值乘以0.1=(2-1.8) +2，除法電路42將水平總時鐘數量的測量值除以
10。比較電路43檢查余數是否等于0，從而檢測輸出總時鐘數量是否是整數。
[0065]在另一方面，減法電路44從水平總時鐘數量的測量值減去通過將水平總時鐘數量除以10獲得的商，從而確定輸出水平總時鐘數量。比較電流45檢測減法電路44的計算結果是否等于或者大于由加法電路46計算的值，S卩，水平圖像時鐘數量的測量值和電影顯示電路104的水平消隱的最小值之和。
[0066]在這里，如果超過電影顯示電路104的最大傳輸速率的一半的圖像信號被輸入，并且如果水平總時鐘數量除以10時的余數是0，并且如果輸出水平總時鐘等于或者大于水平圖像時鐘數量和水平最小消隱值之和，則與電路47輸出真(“H”)來將倍增率切換為
1.8，并且多路復用器48的輸出也被切換為1.8x倍增的輸出。
[0067]當上述條件中的任一項沒有被滿足時，選擇2x倍增，并且水平時鐘數量以與輸入信號的水平時鐘數量相同的值被輸出。
[0068]接下來，將描述本發明的另一個示例性實施例。
[0069]本發明的第二示例實施例的特征在于增加倍增時鐘生成電路5的倍增值，同時通過與圖5所示的相同的配置提供多個運算電路4來處理輸入信號的增長數量。
[0070]圖7示出了第二示例性實施例。[0071]在圖7所示的配置中，與圖5和6所示的示例實施例進行比較，1.6x倍增被增加到倍增時鐘生成電路5，使得可以從1.6x倍增、1.8x倍增和2x倍增中選擇輸出時鐘。如果1.6x倍增的運算結果是真，那么1.6x倍增被選擇；如果1.6x倍增的運算結果是假并且
1.8x倍增的運算結果是真，那么1.8x倍增被選擇；并且如果運算結果都是假，那么2x倍增被選擇。結果，與僅僅包括兩個倍增的情形進行比較，處理更高的輸入時鐘頻率是可能的。
[0072]因為運算電路4隨著倍增級數的增加而變得復雜，所以如果諸如CPU等的運算裝置是可用的，那么CPU等的運算可被使用代替作為被包括在運算電路中的功能部分的電路。
[0073]正如到目前為止的描述中，當電影顯示電路104的傳輸速率超過頻率的上限時，通過測量輸入的時鐘頻率以降低時鐘倍增率和減少水平總時鐘數量的加法電路，每一個上述示例性實施例的特征是能夠在不使用任何額外的幀存儲器的電影投影儀中在顯示3D圖像時支持高分辨率3D圖像。
[0074]接下來將描述上述示例性實施例的效果。
[0075]根據上述每一個示例性實施例，如果輸入時鐘頻率的兩倍超過電影顯示電路104的最大傳輸速率，則通過將時鐘降低2x倍增并且因此減少輸出水平總時鐘數量，處理比現有技術中更高的輸入時鐘頻率是可能的。結果，不需要增加任何的幀存儲器，支持超過電影顯示電路的最大傳輸速率的3D圖像輸入信號是可能的。
[0076]雖然是參照每一個示例性實施例來描述本發明，但是本發明不應該被限于上述示例性實施例。可以在本發明的范圍內對本發明的結構和細節進行本領域技術人員可以理解的各種變化。
[0077]附圖標記
[0078]103a，103b圖像輸入電路
[0079]I時鐘頻率測量電路
[0080]2水平總時鐘測量電路
[0081]3水平圖像時鐘數量測量電路
[0082]4運算電路
[0083]5培增時鐘生成電路
[0084]6輸出定時生成電路
【權利要求】
1.一種3D圖像信號處理設備，所述3D圖像信號處理設備: 接收用于左眼和右眼的多個圖像信號，每一個圖像信號包括時鐘信號，并且每一個圖像信號示出多個行， 將通過交替地組合一行左眼圖像信號和一行右眼圖像信號而形成的一幀輸出圖像信號輸出到顯示電路，以及 使所述顯示電路顯示每一幀的圖像， 所述設備包括: 第一行存儲裝置，所述第一行存儲裝置用于存儲所述左眼圖像的每一行； 第二行存儲裝置，所述第二行存儲裝置用于存儲所述右眼圖像的每一行； 測量裝置，所述測量裝置用于測量被輸入的左眼圖像信號或者右眼圖像信號中的時鐘信號的頻率；以及， 控制裝置，當由所述測量裝置測量出的時鐘信號的頻率高于所述顯示電路的可允許的最大傳輸速率時，所述控制裝置: 將用于輸出圖像信號的時鐘信號的頻率設置為小于輸入信號的時鐘信號的頻率的兩倍，其中，所述輸出圖像信號被用于分別從所述第一行存儲裝置和所述第二行存儲裝置中讀出一行左眼圖像信號和一行右眼圖像信號，以及 將在所述輸出圖像信號的水平周期中所包含的用于輸出圖像信號的時鐘信號的數量減少為小于在所述輸入信號的水平周期中所包含的時鐘信號的數量。
【文檔編號】H04N13/04GK103718548SQ201180072391
【公開日】2014年4月9日 申請日期:2011年8月29日 優先權日:2011年8月29日
【發明者】濱村繁男 申請人:Nec顯示器解決方案株式會社