專利名稱：一種異步數據速率自適應復接裝置的制作方法
技術領域：
本實用新型涉及通信領域中采用異步數據速率自適應方法復接的復接設備。本裝置適用于傳輸多種速率的異步數據不需要人工設置的智能復接器。
背景技術：
復接器傳輸異步數據業務時，當接入的異步數據速率經常改變時，例如從110bps、 300bps、600bps—直到19. 21ibps，通常有兩種復接方法，一是不使用速率自適應，當接入的終端設備速率改變時，復接器通過鍵盤、液晶等監控裝置手動改變為與終端一致的速率，占用的復接帶寬基本上與速率一致，缺點是速率比較多時，設置界面比較復雜且很容易設錯； 二是使用速率自適應，在異步數據速率小于或等于19. 2kbps時，復接帶寬都占用64k，不用手動設置復接器的速率，缺點是當速率比較低時，例如IlObps時，浪費了極大的復接帶寬， 特別是無線通信時帶寬更為寶貴，此種方法很不經濟，有必要考慮一種新的方法。
實用新型內容本實用新型的目的在于避免上述背景技術中兩種方法的不足之處為復接器提供一種即節省帶寬又能自動改變速率的異步數據復接方法。在第一種方法中復接部分通過監控設置速率從而確定傳輸所需帶寬，在第二種方法中復接部分并不需要知道異步數據的速率，所有速率占用相同的傳輸帶寬，本方法在復接前先通過速率識別模塊自動識別出異步數據的速率，復接部分用判斷出來的速率進行傳輸帶寬的分配；復接部分采用指示有效數據長度方法識別每幀傳輸的有效字節數，同時對指示長度加以保護，分接部分通過識別有效長度標志位，恢復出異步數據信息，這樣提高數據傳輸效率的同時，也提高了其傳輸性能。本裝置尤其適用于微波、散射等高誤碼率的無線信道。本實用新型還具有集成化程度高、電路簡單、體積小、使用方便、性能穩定可靠等優點。本實用新型的目的是這樣實現的一種異步數據速率自適應復接裝置，包括復接部分和分接部分，所述復接部分包括速率識別模塊1、異步接收器2、接收緩存器3、同步發送器4 ；速率識別模塊1的輸入端口 1連接異步碼流入，速率識別模塊1的速率錯誤復位輸入端口 2連接異步接收器2的輸出端口 2，速率識別模塊1的速率標識輸出端口 3同時連接異步接收器2的輸入端口 3和同步發送器4的輸入端口 7 ；異步接收器2的寫使能輸出端口 4連接接收緩存器3的輸入端口 1， 異步接收器2的寫數據輸出端口 5連接接收緩存器3的輸入端口 2 ；接收緩存器3的數據輸出端口 3連接同步發送器4的輸入端口 1，接收緩存器3的讀空輸出端口 4連接同步發送器4的輸入端口 2，接收緩存器3的讀使能輸入端口 5連接同步發送器4的輸出端口 3，接收緩存器3的時鐘輸出端口 6連接同步發送器4的輸入端口 4 ；同步發送器4的輸出端口 5 連接同步碼流出，同步發送器4的輸出端口 6連接同步時鐘出；所述分接部分，由同步接收器5、發送緩存器6、異步發送器7組成；同步接收器5 的輸入端口 1為同步碼流入，同步接收器5的輸入端口 2為同步時鐘入，同步接收器5的寫使能輸出端口 3連接發送緩存器6的輸入端口 1，同步接收器5的寫數據輸出端口 4連接發送緩存器6的輸入端口 2 ；發送緩存器6的讀使能輸入端口 3連接異步發送器7的輸出端口 1，發送緩存器6的讀數據輸出端口 4連接異步發送器7的輸入端口 2，發送緩存器6的讀空輸出端口 5連接異步發送器7的輸入端口 3 ；異步發送器7的輸出端口 4連接異步碼流出；其中同步發送器4由復接計數器8、寫入數據控制模塊9、復接緩存器10、讀出數據控制模塊11和復接模塊12組成；復接計數器8的時鐘輸入端口 1連接接收緩存器3的輸出端口 6，復接計數器8的讀接收緩存器使能輸出端口 2同時連接接收緩存器3的輸入端口 5和寫入數據控制模塊9的輸入端口 1，復接計數器8的速率輸入端口 3連接速率識別模塊 1的輸出端口 3 ；寫入數據控制模塊9的輸入端口 2連接接收緩存器3的輸出端口 4，寫入數據控制模塊9的輸入端口 3連接接收緩存器3的輸出端口 3，寫入數據控制模塊9的寫入字節計數器輸出端口 4連接讀出數據控制模塊11的輸入端口 4，寫入數據控制模塊9的寫使能輸出端口 5連接復接緩存器10的輸入端口 1，寫入數據控制模塊9的寫地址輸出端口 6連接復接緩存器10的輸入端口 2，寫入數據控制模塊9的寫數據輸出端口 7連接復接緩存器10的輸入端口 3 ；復接緩存器10的讀使能輸入端口 4連接讀出數據控制模塊11的輸出端口 1，復接緩存器10的讀地址輸入端口 5連接讀出數據控制模塊11的輸出端口 2，復接緩存器10的數據輸出端口 6連接讀出數據控制模塊11的輸入端口 3 ；讀出數據控制模塊11的數據輸出端口 5連接復接模塊12的輸入端口 1 ；復接模塊12的輸出端口 2連接同步碼流出，復接模塊12的輸出端口 3連接同步時鐘出；同步接收器5由抗衰落幀同步模塊13、分接計數器14、接收字節計數器15、寫緩存控制模塊16組成；抗衰落幀同步模塊13的輸入端口 1連接同步碼流入，抗衰落幀同步模塊13的輸入端口 2連接同步時鐘入，抗衰落幀同步模塊13的幀頭標志輸出端口 3連接分接計數器14的輸入端口 2，抗衰落幀同步模塊13的時鐘輸出端口 4連接分接計數器14的輸入端口 1 ；分接計數器14的位計數器輸出端口 3連接接收字節計數器15的輸入端口 1 ； 接收字節計數器15的接收使能輸出端口 2連接寫緩存控制模塊16的輸入端口 1 ；寫緩存控制模塊16的寫使能輸出端口 2連接發送緩存器6的輸入端口 1，寫緩存控制模塊16的寫數據輸出端口 3連接發送緩存器6的輸入端口 2。本實用新型具有如下優點1.本實用新型在同一個裝置內完成異步數據的速率自適應、復接和分接功能。傳統的速率自適應方法傳輸帶寬固定為64k，允許異步數據的最大速率是19. 21ApS，不適合在散射等高誤碼率信道中應用，易造成誤碼擴散和滑碼，本方法用高鐘采樣異步數據的跳變沿確定接入數據的速率，從而自動改變復接所需帶寬，復接時對有效凈荷的長度進行了保護，一般不會由于標志位的判錯而滑碼，提高數據傳輸效率的同時，也提高了其傳輸性能，最大速率也不受限制。2.本實用新型各部件采用大規模可編程集成電路制作，可靈活使用于多種速率異步數據的速率自適應復接，修改移植方便，同時還具有電路簡單、體積小、成本低廉、性能穩定可靠等優點，在工程中實用性強。
[0012]圖1是本實用新型復接部分實現的原理方框圖；圖2是本實用新型分接部分實現的原理方框圖；圖3是本實用新型同步發送器4的原理方框圖；圖4是本實用新型同步接收器5的原理方框圖。
具體實施方式
參照圖1至圖4，本實用新型復接部分由速率識別模塊1、異步接收器2、接收緩存器3、同步發送器4組成；分接部分由同步接收器5、發送緩存器6、異步發送器7組成。速率識別模塊1是本裝置的關鍵，作用是判斷出接入異步數據的速率，保證后續模塊工作在正確的速率下，判斷速率的依據是根據異步數據的特點尋找數據中最小的脈沖寬度，并且保持最小值，在速率從高速到低速改變時，這樣做很容易，但在速率從低速到高速改變時， 脈沖寬度還保持在原來的最小值會出問題，必須利用起始位和終止位的關系來判斷速率是否正確，方法是如果終止位錯誤計數達到10次(終止位應該為高電平，若為低電平即為錯誤)，就要復位脈沖寬度最小值(付給最大值)重新搜索最小值，直到正確為止，程序中還加了一種保護，如果在1秒鐘內接收到數據但沒有搜索到保持的最小脈沖寬度值也要復位最小值重新搜索，保證了速率的準確可靠；異步接收器2的作用是用高速時鐘對輸入的異步數據進行計數，在中間位置對數據進行采樣，把一個字節完整的接收下來，去掉起始位和停止位，并行寫入接收緩存器；接收緩存器3的作用是存入接收的并行異步數據，在同步發送需要的時候讀出，用FPGA的雙端口 RAM實現；同步發送器4是比較復雜的模塊之一，如圖2 所示，作用是把數據從接收緩存器中并行讀出，同步復接后串行發送出去，復接計數器模塊 8產生復接的全局計數器，寫入數據控制模塊9根據全局計數器每隔8比特從接收緩存器中讀入一個字節，產生寫入復接緩存器的寫使能、寫地址、寫數據、寫入字節計數器等信號，復接緩存器10的作用是把不連續寫入的數據，變為連續的數據讀出，讀出數據控制模塊11根據全局計數器和寫入字節計數器產生讀使能、讀地址等信號把數據從接收緩存器中讀出， 復接模塊12將讀出的有效異步數據和寫入字節計數器(即本幀中有效數據的長度)放置到一定的幀格式中，加上幀頭轉換為同步信息輸出；同步接收器5的作用是通過識別有效長度標志位，恢復出有效數據信息，如圖3所示，抗衰落幀同步模塊13通過搜索幀頭信息位進行幀同步，分接計數器模塊14通過幀同步的幀頭復位脈沖從而產生分接的全局計數器， 接收字節計數器模塊15根據分接計數器接收有效數據長度標志位，大數判決后確定本幀中有效字節的個數，寫緩存控制模塊16根據有效數據長度指示位對異步數據進行接收，產生寫使能、寫地址等信號，把串行數據變為并行數據寫人發送緩存器；發送緩存器6的作用是存入接收的并行數據，在異步發送需要的時候讀出；異步發送器7的作用是當發送緩存器中有數據時，等待發送移位寄從器空閑后，將數據讀入發送移位寄從器中，同時按照異步串行數據格式加上起始位和停止位，將數據異步發送出去。工作原理復接部分主要完成異步到同步轉換，異步碼流首先經過速率識別模塊判斷出異步數據的速率，輸出到各個模塊，異步接收模塊根據此速率對異步數據進行接收，串并轉換后存入接收緩存器，同時對速率是否正確進行判斷，如果正確則繼續接收，如果不正確輸出復位脈沖到速率識別模塊，以便重新進行速率判決，同步發送器從接收緩存器中把數據并行
6讀出，然后根據幀結構把數據插入到相應時隙中串行輸出； 分接部分主要實現同步到異步轉換，同步接收器首先對接收到的同步數據進行抗衰落幀同步，然后按幀格式接收有效數據，接收后并行存入發送緩存器中，異步發送模塊每發送完一個字節即從緩存器中并行讀入下一個字節，再按異步串行幀格式發送出去。
權利要求1.一種異步數據速率自適應復接裝置，其特征在于包括復接部分和分接部分，所述復接部分包括速率識別模塊(1)、異步接收器O)、接收緩存器(3)、同步發送器；速率識別模塊(1)的輸入端口 1連接異步碼流入，速率識別模塊(1)的速率錯誤復位輸入端口 2連接異步接收器(2)的輸出端口 2，速率識別模塊⑴的速率標識輸出端口 3同時連接異步接收器O)的輸入端口 3和同步發送器的輸入端口 7 ；異步接收器O)的寫使能輸出端口 4連接接收緩存器C3)的輸入端口 1，異步接收器( 的寫數據輸出端口 5連接接收緩存器(3)的輸入端口 2 ；接收緩存器(3)的數據輸出端口 3連接同步發送器的輸入端口 1，接收緩存器(3)的讀空輸出端口 4連接同步發送器的輸入端口 2，接收緩存器 (3)的讀使能輸入端口 5連接同步發送器(4)的輸出端口 3，接收緩存器(3)的時鐘輸出端口 6連接同步發送器的輸入端口 4;同步發送器的輸出端口 5連接同步碼流出，同步發送器⑷的輸出端口 6連接同步時鐘出；所述分接部分，由同步接收器(5)、發送緩存器(6)和異步發送器(7)組成；同步接收器(5)的輸入端口 1連接同步碼流入，同步接收器(5)的輸入端口 2連接同步時鐘入，同步接收器( 的寫使能輸出端口 3連接發送緩存器(6)的輸入端口 1，同步接收器( 的寫數據輸出端口 4連接發送緩存器(6)的輸入端口 2 ；發送緩存器(6)的讀使能輸入端口 3連接異步發送器(7)的輸出端口 1，發送緩存器(6)的讀數據輸出端口 4連接異步發送器(7) 的輸入端口 2，發送緩存器㈩)的讀空輸出端口 5連接異步發送器(7)的輸入端口 3 ；異步發送器(7)的輸出端口 4連接異步碼流出。
2.根據權利要求1所述的一種異步數據速率自適應復接裝置，其特征在于同步發送器由復接計數器(8)、寫入數據控制模塊(9)、復接緩存器(10)、讀出數據控制模塊(11)和復接模塊(1 組成；復接計數器(8)的時鐘輸入端口1連接接收緩存器C3)的輸出端口 6，復接計數器(8)的讀接收緩存器使能輸出端口 2同時連接接收緩存器C3)的輸入端口 5和寫入數據控制模塊(9)的輸入端口 1，復接計數器⑶的速率輸入端口 3連接速率識別模塊⑴的輸出端口 3 ；寫入數據控制模塊(9)的輸入端口 2連接接收緩存器(3)的輸出端口 4，寫入數據控制模塊(9)的輸入端口 3連接接收緩存器(3)的輸出端口 3，寫入數據控制模塊(9)的寫入字節計數器輸出端口 4連接讀出數據控制模塊(11)的輸入端口 4， 寫入數據控制模塊(9)的寫使能輸出端口 5連接復接緩存器(10)的輸入端口 1，寫入數據控制模塊(9)的寫地址輸出端口 6連接復接緩存器(10)的輸入端口 2，寫入數據控制模塊 (9)的寫數據輸出端口 7連接復接緩存器(10)的輸入端口 3 ；復接緩存器(10)的讀使能輸入端口 4連接讀出數據控制模塊(11)的輸出端口 1，復接緩存器(10)的讀地址輸入端口 5 連接讀出數據控制模塊(11)的輸出端口 2，復接緩存器(10)的數據輸出端口 6連接讀出數據控制模塊(11)的輸入端口 3 ；讀出數據控制模塊(11)的數據輸出端口 5連接復接模塊(12)的輸入端口1 ；復接模塊(12)的輸出端口 2連接同步碼流出，復接模塊(12)的輸出端口 3連接同步時鐘出。
3.根據權利要求1或2所述的一種異步數據速率自適應復接裝置，其特征在于同步接收器(5)由抗衰落幀同步模塊(13)、分接計數器(14)、接收字節計數器(15)、寫緩存控制模塊(16)組成；抗衰落幀同步模塊(1 的輸入端口 1連接同步碼流入，抗衰落幀同步模塊(1 的輸入端口 2連接同步時鐘入，抗衰落幀同步模塊(1 的幀頭標志輸出端口 3連接分接計數器(14)的輸入端口 2，抗衰落幀同步模塊(1 的時鐘輸出端口 4連接分接計數器(14)的輸入端口 1 ；分接計數器(14)的位計數器輸出端口 3連接接收字節計數器(15) 的輸入端口 1 ；接收字節計數器(1 的接收使能輸出端口 2連接寫緩存控制模塊(16)的輸入端口 1 ；寫緩存控制模塊(16)的寫使能輸出端口 2連接發送緩存器(6)的輸入端口 1， 寫緩存控制模塊(16)的寫數據輸出端口 3連接發送緩存器(6)的輸入端口 2。
專利摘要本實用新型一種異步數據速率自適應復接裝置，包括復接部分和分接部分，所述復接部分包括速率識別模塊(1)、異步接收器(2)、接收緩存器(3)、同步發送器(4)，分接部分包括同步接收器(5)，發送緩存器(6)，異步發送器(7)；本設計為多功能復接器、無線通信的輔助復接器中的異步數據復接提供了一種高效的方法，解決了以往不使用速率自適應時界面設置復雜、操作繁瑣或者使用傳統速率自適應方法時在異步數據速率比較低時浪費帶寬的問題。本設計采用可編程數字邏輯器件實現，集成化程度高、體積小、特別適用于需傳輸多種速率的異步數據而不用人工設置的智能復接器。
文檔編號H04J3/08GK202261319SQ201120412759
公開日2012年5月30日 申請日期2011年10月26日 優先權日2011年10月26日
發明者郜金剛 申請人:中國電子科技集團公司第五十四研究所