專利名稱：一種應(yīng)用于lte系統(tǒng)的并行速率匹配方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及無線通信技術(shù)領(lǐng)域，尤其涉及一種應(yīng)用于LTE系統(tǒng)的并行速率匹配方法與裝置。
背景技術(shù)：
LTE系統(tǒng)與蜂窩移動通信系統(tǒng)一樣，多速率匹配方案是其關(guān)鍵性問題，而速率匹配則是多速率方案的核心算法。速率匹配機(jī)制有效地滿足了不同業(yè)務(wù)的QoS要求，使得不同速率的業(yè)務(wù)有效地復(fù)用在一起?，F(xiàn)有技術(shù)存在兩種速率匹配方式，一種是基于DSP的速率匹配，一種是基于FPGA的速率匹配。但是，無論以何種方式實現(xiàn)速率匹配，均需要按照協(xié)議 36212-880的要求，先對各路數(shù)據(jù)添加Dummy比特，再對添加Dummy的數(shù)據(jù)進(jìn)行列交織，然后將交織后的數(shù)據(jù)流存入環(huán)形緩存器，最后根據(jù)MAC層下發(fā)的冗余版本號配置選擇輸出。然而，在各路數(shù)據(jù)中添加的Dummy比特除為列交織提供便捷性外，并無實際含義，需要占用大量存儲資源，增加了成本。
發(fā)明內(nèi)容
有鑒于現(xiàn)有技術(shù)的速率匹配方法存在的問題，本發(fā)明實施例的發(fā)明目的在于提供一種新的應(yīng)用于LTE系統(tǒng)的并行速率匹配方法和裝置，該方法和裝置不需要添加不具有實際意義的Dummy比特，針對沒有添加Dummy比特的數(shù)據(jù)流進(jìn)行包括去除Dummy比特、計算讀取起始地址和結(jié)束地址、判斷讀取數(shù)據(jù)總量等一系列處理，以實現(xiàn)在不存儲Dummy比特的情況下LTE系統(tǒng)的速率匹配過程，從而避免存儲資源的浪費(fèi)。本發(fā)明實施例提供的應(yīng)用于LTE系統(tǒng)的并行速率匹配方法包括計算包含Dummy比特的三路數(shù)據(jù)的交織地址；去掉三路數(shù)據(jù)交織地址中的Dummy比特，重新計算交織地址，將去掉Dummy比特的數(shù)據(jù)根據(jù)新計算的交織地址進(jìn)行存儲；獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址；從起始地址讀取數(shù)據(jù)，讀到結(jié)束地址，判斷讀取的數(shù)據(jù)總量是否達(dá)到預(yù)設(shè)總量， 如果沒有達(dá)到，則從在存儲空間的地址到結(jié)束地址間循環(huán)讀取，直至數(shù)據(jù)總量達(dá)到預(yù)設(shè)總量；對讀取的數(shù)據(jù)進(jìn)行比特重整得到速率匹配后的數(shù)據(jù)。優(yōu)選地，所述計算包含Dummy比特的三路數(shù)據(jù)的交織地址具體包括第一路和第二路數(shù)據(jù)按照如下公式計算Index[j] = P' (mod(7,4)) * R^bblock + floor(j / 4)第三路數(shù)據(jù)按照如下公式計算Index[j] = P' (mod(7,4)) * ^bblock + mod(floor(j / 4), ^bblock -1)上述兩式中mod(j，4)為第j個數(shù)據(jù)在列交換前的數(shù)據(jù)矩陣中的列序號， floor (j/4)為第j個數(shù)據(jù)在列交換前的數(shù)據(jù)矩陣中的行序號，ρ' (mod(j,4)的范圍為0到3 ；C-表示行數(shù)，其最大值是193。優(yōu)選地，所述去掉三路數(shù)據(jù)交織地址中的Dummy比特，重新計算交織地址具體包括對數(shù)據(jù)流進(jìn)行模4計算，根據(jù)列交換關(guān)系計算當(dāng)前地址前面的Dummy比特數(shù)；用當(dāng)前地址減去Dummy比特比特數(shù)以獲得新的交織地址。優(yōu)選地，所述獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址具體包括獲取MAC層下發(fā)的起始地址和結(jié)束地址；取存儲空間的零地址為臨時起始地址和結(jié)束地址，每過一個時鐘周期，臨時起始地址和結(jié)束地址分別自增8 * RZblock ,直至自增后的起始地址和結(jié)束地址分別大于等于 MAC層下發(fā)的起始地址和結(jié)束地址；用自增后的起始地址和結(jié)束地址減去MAC層下發(fā)的起始地址和結(jié)束地址，將相減后的差值作為相應(yīng)時鐘周期的起始地址和結(jié)束地址。本發(fā)明實施例還提供了一種應(yīng)用于LTE系統(tǒng)的并行速率匹配裝置。該裝置包括 計算單元、Dummy比特去除單元、存儲單元、獲取單元、判斷單元和比特重整單元，其中所述計算單元，用于計算包含Dummy比特的三路數(shù)據(jù)的交織地址；Dummy比特去除單元，用于去掉三路數(shù)據(jù)交織地址中的Dummy比特，并重新計算交織地址；存儲單元，用于將去掉Dummy比特的數(shù)據(jù)根據(jù)重新計算的交織地址進(jìn)行存儲；所述獲取單元，用于獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址；所述判斷單元，用于在自起始地址向結(jié)束地址讀取數(shù)據(jù)判斷讀取的數(shù)據(jù)總量是否達(dá)到預(yù)設(shè)總量，如果沒有達(dá)到，則從存儲空間的地址到結(jié)束地址間循環(huán)讀取直至數(shù)據(jù)總量達(dá)到預(yù)設(shè)總量；所述比特重整單元，用于對讀取的數(shù)據(jù)進(jìn)行比特重整得到速率匹配后的數(shù)據(jù)。優(yōu)選地，計算單元計算包含Dummy比特的三路數(shù)據(jù)的交織地址具體包括第一路和第二路數(shù)據(jù)按照如下公式計算Index[j] = P' (mod(7,4)) * ^bblock + floor(j / 4)第三路數(shù)據(jù)按照如下公式計算Index[j] = P' (mod(7,4)) * ^bblock + mod(floor(j / 4), ^bblock -1)上述兩式中mod(j，4)為第j個數(shù)據(jù)在列交換前的數(shù)據(jù)矩陣中的列序號， floor (j/4)為第j個數(shù)據(jù)在列交換前的數(shù)據(jù)矩陣中的行序號，ρ' (mod(j,4)的范圍為0到 3 ；C-表示行數(shù)，其最大值為193。優(yōu)選地，所述Dummy比特去除單元去掉三路數(shù)據(jù)交織地址中的Dummy比特，重新計算交織地址具體包括對數(shù)據(jù)流進(jìn)行模4計算，根據(jù)列交換關(guān)系計算當(dāng)前地址前面的Dummy比特數(shù)；用當(dāng)前地址減去Dummy比特數(shù)以獲得新的交織地址。優(yōu)選地，所述獲取單元獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址具體包括獲取MAC層下發(fā)的起始地址和結(jié)束地址；取存儲空間的零地址為臨時起始地址和結(jié)束地址，每過一個時鐘周期，臨時起始地址和結(jié)束地址分別自增8 * RZbblock ,直至自增后的起始地址和結(jié)束地址分別大于等于MAC層下發(fā)的起始地址和結(jié)束地址；用自增后的起始地址和結(jié)束地址減去MAC層下發(fā)的起始地址和結(jié)束地址，將相減后的差值作為相應(yīng)時鐘周期的起始地址和結(jié)束地址。本發(fā)明實施例在計算出包含Dummy比特的三路數(shù)據(jù)的交織地址后，去掉三路交織地址中包含的Dummy比特地址，將去掉Dummy比特地址的數(shù)據(jù)進(jìn)行存儲；然后獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址；得到起始地址和結(jié)束地址Ncb后，從起始地址開始讀取數(shù)據(jù)，直到讀取的數(shù)據(jù)總量達(dá)到預(yù)設(shè)數(shù)據(jù)總量，對讀取的數(shù)據(jù)進(jìn)行比特重整得到速率匹配后的數(shù)據(jù)。 與現(xiàn)有技術(shù)相比，本實施例在沒有實際添加Dummy比特的情況下，通過一系列的處理過程使得不添加Dummy比特不影響速率匹配過程，這些處理包括去掉Dummy比特地址、獲取起始地址和結(jié)束地址、進(jìn)行比特重整，從而在不添加Dummy比特的情況下實現(xiàn)了速率匹配，由于沒有添加Dummy比特，節(jié)約了 “吃緊”的存儲量，降低了成本，解決了現(xiàn)有技術(shù)的問題。
圖1 (a)為現(xiàn)有技術(shù)中LTE系統(tǒng)實現(xiàn)速率匹配的原理框圖；圖1 (b)為現(xiàn)有技術(shù)中LTE系統(tǒng)速率匹配過程中的存儲結(jié)構(gòu)圖；圖2為本發(fā)明實施例的方法實施例的流程圖；圖3為本發(fā)明方法實施例的DRAM的結(jié)構(gòu)圖；圖4為本發(fā)明方法實施例的比特重整示意圖；圖5為本發(fā)明的系統(tǒng)實施例的組成框圖。
具體實施例方式為便于理解本發(fā)明的技術(shù)方案和技術(shù)特征，下面先對現(xiàn)有技術(shù)中的速率匹配過程作一個原理性介紹，然后結(jié)合附圖和實施例對本發(fā)明進(jìn)行詳細(xì)敘述。參見圖1(a)，該圖示出了根據(jù)協(xié)議36212-880的要求進(jìn)行的速率匹配過程。LTE 系統(tǒng)速率匹配的輸入為三路Sbits并行輸入，1路Sbits并行輸出。三路數(shù)據(jù)由于輸入方式不同，其位置索引存在差別第一、二路第j個按行輸入數(shù)據(jù)(包含速率匹配插入的Dummy比特，Dummy比特又稱為亞元或填充比特，根據(jù)處理方法的不同，Dummy比特可全部填充為0，或者1 ；Dummy比特通常填充在輸入數(shù)據(jù)的頭部)在列交換后該路數(shù)據(jù)按列輸出的位置索引可由公式(1)確定Indexij] = P' (modC/,32)) * F^bblock + floor(j /32)( 1 )(1)式中mod(j，32)表示第j個數(shù)據(jù)進(jìn)行列交換前在數(shù)據(jù)矩陣中的列序號， floor (j/32)表示第j個數(shù)據(jù)進(jìn)行列交換前在數(shù)據(jù)矩陣中的行序號。p' (mod(j, 32)的范圍為0到31 ；iC^的最大值是193，廣(m0da32)r的最大值是6176。第三路第j個按行輸入數(shù)據(jù)(包含速率匹配中插入的Dummy比特)在列交換后該路數(shù)據(jù)按列輸出的位置索引可由公式( 確定Index[j] = p\moA(j^2)) * F^bblock + mod(/oor(7732), F^bblock -1)( 2 )根據(jù)上述位置索引公式和協(xié)議36212-880，可得出三路數(shù)據(jù)的交織規(guī)則，表1示出了第一、二路的交織規(guī)則，表2示出了第三路的交織規(guī)則。
表1 第一、二路的交織規(guī)則
權(quán)利要求
1.一種應(yīng)用于LTE系統(tǒng)的并行速率匹配方法，其特征在于，該方法包括 計算包含Dummy比特的三路數(shù)據(jù)的交織地址；去掉三路數(shù)據(jù)交織地址中的Dummy比特，重新計算交織地址將去掉Dummy比特的數(shù)據(jù)根據(jù)新計算的交織地址進(jìn)行存儲；獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址；從起始地址讀取數(shù)據(jù)，讀到結(jié)束地址，判斷讀取的數(shù)據(jù)總量是否達(dá)到預(yù)設(shè)總量，如果沒有達(dá)到，則在存儲空間的零地址到結(jié)束地址間循環(huán)讀取，直至數(shù)據(jù)總量達(dá)到預(yù)設(shè)總量。 對讀取的數(shù)據(jù)進(jìn)行比特重整得到速率匹配后的數(shù)據(jù)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述計算包含Dummy比特的三路數(shù)據(jù)的交織地址具體包括第一路和第二路數(shù)據(jù)按照如下公式計算 IndeAh = P' (mod(7,4)) * RZblock + floor(j / 4) 第三路數(shù)據(jù)按照如下公式計算 Index[j] = p' (mod(_/+,4)) *^subblock上述兩式中mod(j，4)為第j個數(shù)據(jù)在列交換前的數(shù)據(jù)矩陣中的列序號，floor(j/4) 為第j個數(shù)據(jù)在列交換前的數(shù)據(jù)矩陣中的行序號，P' (mod(j,4)的范圍為0到3 -U 示行數(shù)，其最大值為193。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述去掉三路數(shù)據(jù)交織地址中的Dummy比特，重新計算交織地址具體包括對數(shù)據(jù)流進(jìn)行模4計算，根據(jù)列交換關(guān)系計算當(dāng)前地址前面的Dummy比特數(shù)； 用當(dāng)前地址減去Dummy比特數(shù)以獲得新的交織地址。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址具體包括獲取MAC層下發(fā)的起始地址和結(jié)束地址；取存儲空間的零地址為臨時起始地址和結(jié)束地址，每過一個時鐘周期，臨時起始地址和結(jié)束地址分別自增8 * Kcbblock，直至自增后的起始地址和結(jié)束地址分別大于等于MAC層下發(fā)的起始地址和結(jié)束地址；用自增后的起始地址和結(jié)束地址減去MAC層下發(fā)的起始地址和結(jié)束地址，將相減后的差值作為相應(yīng)時鐘周期的起始地址和結(jié)束地址。
5.一種應(yīng)用于LTE系統(tǒng)的并行速率匹配裝置，其特征在于，該裝置包括計算單元、 Dummy比特去除單元、存儲單元、獲取單元、判斷單元和比特重整單元，其中所述計算單元，用于計算包含Dummy比特的三路數(shù)據(jù)的交織地址； 所述Dummy比特去除單元，用于去掉三路數(shù)據(jù)交織地址中的Dummy比特，并重新計算交織地址；所述存儲單元，用于將去掉Dummy比特的數(shù)據(jù)根據(jù)重新計算的交織地址進(jìn)行存儲； 所述獲取單元，用于獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址；所述判斷單元，用于在自起始地址向結(jié)束地址讀取數(shù)據(jù)后判斷讀取的數(shù)據(jù)總量是否達(dá)到預(yù)設(shè)總量，如果沒有達(dá)到，則從存儲空間的零地址到結(jié)束地址間循環(huán)讀取，直至數(shù)據(jù)總量達(dá)到預(yù)設(shè)總量；所述比特重整單元，用于對讀取的數(shù)據(jù)進(jìn)行比特重整得到速率匹配后的數(shù)據(jù)。
6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述計算單元計算包含Dummy比特的三路數(shù)據(jù)的交織地址具體包括第一路和第二路數(shù)據(jù)按照如下公式計算Index[j] = P' (mod(7,4)) * F^bblock + floor(j / 4)第三路數(shù)據(jù)按照如下公式計算Index[j] = p' (mod(_/+,4)) *^subblock上述兩式中mod(j，4)為第j個數(shù)據(jù)在列交換前的數(shù)據(jù)矩陣中的列序號，floor(j/4) 為第j個數(shù)據(jù)在列交換前的數(shù)據(jù)矩陣中的行序號，P' (mod(j,4)的范圍為0到3 -U 示行數(shù)，其最大值為193。
7.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述Dummy比特去除單元去掉三路數(shù)據(jù)交織地址中的Dummy比特，重新計算交織地址具體包括對數(shù)據(jù)流進(jìn)行模4計算，根據(jù)列交換關(guān)系計算當(dāng)前地址前面的Dummy比特數(shù)；用當(dāng)前地址減去Dummy比特數(shù)以獲得新的交織地址。
8.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述獲取單元獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址具體包括獲取MAC層下發(fā)的起始地址和結(jié)束地址；取存儲空間的零地址為臨時起始地址和結(jié)束地址，每過一個時鐘周期，臨時起始地址和結(jié)束地址分別自增8 * RZblock ,直至自增后的起始地址和結(jié)束地址分別大于等于MAC層下發(fā)的起始地址和結(jié)束地址；用自增后的起始地址和結(jié)束地址減去MAC層下發(fā)的起始地址和結(jié)束地址，將相減后的差值作為相應(yīng)時鐘周期的起始地址和結(jié)束地址。
全文摘要
本發(fā)明實施例提供了一種應(yīng)用于LTE系統(tǒng)的并行速率匹配方法。該方法包括計算包含Dummy比特的三路數(shù)據(jù)的交織地址；去掉三路數(shù)據(jù)交織地址中的Dummy比特，重新計算交織地址，將去掉Dummy比特的數(shù)據(jù)根據(jù)新計算的交織地址進(jìn)行存儲；獲取讀取數(shù)據(jù)的起始地址和結(jié)束地址；從起始地址讀取數(shù)據(jù)，讀到結(jié)束地址，判斷讀取的數(shù)據(jù)總量是否達(dá)到預(yù)設(shè)總量，如果沒有達(dá)到，則從存儲空間的零地址到結(jié)束地址間循環(huán)讀取開始讀取，直至數(shù)據(jù)總量達(dá)到預(yù)設(shè)總量；對讀取的數(shù)據(jù)進(jìn)行比特重整得到速率匹配后的數(shù)據(jù)。本發(fā)明還提供了一種應(yīng)用于LTE系統(tǒng)的并行速率匹配裝置。本發(fā)明實施例的技術(shù)方案在不添加Dummy比特的情況下實現(xiàn)了速率匹配。
文檔編號H04L1/00GK102571275SQ201110443839
公開日2012年7月11日 申請日期2011年12月27日 優(yōu)先權(quán)日2011年12月27日
發(fā)明者廖曉強(qiáng), 陳印峰 申請人:北京北方烽火科技有限公司