專利名稱：計算頻率調制信號接收信噪比的電路的制作方法
技術領域：
本發明涉及數字信號傳輸領域，特別是涉及一種計算頻率調制信號接收信噪比的電路。
背景技術：
頻率調制如FM (調頻)、FSK (移頻健控)等是常用的信號調制方式，而信噪比的計算是各類產品普遍需要實現的功能，比如FM收音機，對講機，無線鼠標，非接卡等各種具有FM無線接收功能的設備。目前計算頻率調制信號信噪比時，其信號能量用的是信號帶寬內的接收能量。噪聲能量有的是用邊上空閑頻段上能量來估計；也有的用不發信號時的信號帶寬內的接收能量來估計。但是這兩種方法都有缺陷。前一種方法的缺陷是，邊上空閑頻段的底噪不一定與信號帶寬內的底噪相同，而且邊上也不一定有空閑頻段。后一種方法的缺陷是，有可能在接收機開啟的時間段內，信號帶寬內一直有信號在發送，這樣就沒辦法進行估計了。
發明內容
本發明要解決的技術問題是提供一種計算頻率調制信號接收信噪比的電路，能夠直接計算有用信號帶寬內的信號能量與噪聲能量，得到的信噪比更加準確。為解決上述技術問題，本發明的計算頻率調制信號接收信噪比的電路，包括:一計數器，按照頻率調制信號的幅度信號sig_amp的采樣周期進行計數；幅度信號sig_amp的采樣信號sig_amp_samp為該計數器的輸入脈沖信號,其周期等于采樣周期；計數周期為2N+1，其中N為正整數；所述計數器有三個輸出信號，分別為輸出信號stateO，輸出信號statel，輸出信號state2 ;當所述計數器的計數值小于2"時，輸出信號stateO為1，輸出信號statel和輸出信號state2為O ;當所述計數器的計數值大于2N小于2N+1時，輸出信號statel為I,輸出信號stateO和輸出信號state2為O ;當所述計數器的計數值等于2N+1時，輸出信號state2為I,輸出信號stateO和輸出信號statel為O ;當所述計數器I的計數值在O 2n-1之間時，表示所述電路在計算平均值；當所述計數器I的計數值在2N 2N+1-1之間時，表示所述電路在計算均方差；—第一累加器，用于無符號數累加，其輸入信號是頻率調制信號的幅度信號sig_amp,輸出信號為sum_amp ;該第一累加器受計數器的輸出信號stateO, state2控制，當計數器的輸出信號stateO = I時，對其輸入信號進行累加；當計數器的輸出信號stateO = O時，保持累加結果；當計數器的輸出信號state2 = I時，對第一累加器清O ;—減法模塊，其一個輸入端輸入頻率調制信號的幅度信號sig_amp,作為被減數；另一個輸入端與所述第一累加器相連接，輸入第一累加器的輸出信號sum_amp,作為減數；其輸出信號為err_amp ；一取絕對值模塊，其輸入端與所述減法模塊的輸出端相連接，其輸出信號為err_amp_abs,用于計算均方差時所用的絕對值；
—第二累加器,其輸入端與所述取絕對值模塊的輸出端相連接，其輸出信號為sum_err_amp_abs ;該第二累加器受所述計數器輸出信號statel和輸出信號state2控制，當計數器輸出信號statel = I時,對輸入信號累加；當計數器輸出信號statel = O時,保持累加結果；當計數器輸出信號state2 = I時，對第二累加器清O ;—除法模塊，其一個輸入端與所述第一累加器的輸出端相連接，輸入第一累加器的輸出信號sum_amp，作為被除數，另一個端與所述第二累加器的輸出端相連接，輸入第二累加器的輸出信號sum_err_amp_abs,作為除數；其輸出信號為snr_est,用于信噪比的除法運算，得到經過仿真計算的信噪比snr_est ；一查找表模塊，其輸入端與所述除法模塊的輸出端相連接，輸入除法模塊的輸出信號snr_est，其輸出信號為eSt_err ;該查找表模塊記錄的是，仿真時信道上加上的已知信噪比SNR和經過仿真計算得到的信噪比snr_est之間的差值；—加法器,其一個輸入端與所述除法模塊的輸出端相連接，另一個輸入端與查找表模塊的輸出端相連接；其輸出信號為snr_Cal ;用于補償經過仿真計算得到的信噪比snr_est與實際結果的差；—寄存器，其輸入端與所述加法器的輸出端相連接，該寄存器輸出信號snr_o即為接收信號的信噪比；所述寄存器受所述計數器輸出信號state2控制，當計數器輸出信號state2 = I時,輸出信號snr_o變為加法器輸出信號snr_cal ;當計數器輸出信號state2=O時，輸出信號snr_o保持不變；用于保證只有在所述電路的所有計算結束后，寄存器的輸出才會改變。由于在理想頻率調制信號中，幅度是不變的；因此，本發明的核心思想是通過把調制信號幅度的標準差看作是接收的噪聲能量，把幅度的平均值看作接收的信號能量，來直接計算信號帶寬內頻率調制信號的信噪比。其中標準差的計算簡化為計算差值之后取絕對值的累加。這樣計算出來的信噪比跟用白噪聲信道仿真出來的信噪比存在一個正向關系。如果需要準確的信噪比，可以把以上計算出來的信噪比加上一個誤差值來得到。這里的誤差值是指經過仿真，對比仿真時加在信道上的真正信噪比(已知信噪比)，與按本發明的電路計算的信噪比之間的誤差。因此本發明能夠直接計算有用信號帶寬內的信號能量與噪聲能量，得到的信噪比更加準確。避免了用邊上空閑頻段的底噪來估計信號帶寬內的底噪所產生的不準確性，和用空閑時段來估計低噪所產生的空閑時段不可得性(空閑時段不可得性，具體講，比如說在用FM收音機收音時，廣播臺一直在發，沒有空閑時段來估計底噪)。
下面結合附圖與具體實施方式
對本發明作進一步詳細的說明:附圖是計算頻率調制信號接收信噪比的電路原理框圖。
具體實施例方式附圖是所述計算頻率調制信號接收信噪比的電路一實施例原理框圖，包括:一計數器1，按照頻率調制信號的幅度信號sig_amp的采樣周期進行計數。幅度信號sig_amp的采樣信號sig_amp_samp為該計數器的輸入脈沖信號,其周期等于采樣周期。計數周期為2N+1，其中N為正整數。所述計數器I有三個輸出信號，分別為輸出信號stateO，輸出信號statel，輸出信號state2。當所述計數器I的計數值小于計數值小于2N時，輸出信號stateO為I,輸出信號statel和輸出信號state2為O。當所述計數器I的計數值大于2n小于2n+1時，輸出信號statel為I，輸出信號stateO和輸出信號state2為O。當所述計數器I的計數值等于2N+1時，輸出信號state2為I，輸出信號stateO和輸出信號statel為O。這樣當所述計數器I的計數值在O 2n_1之間時，表示所述電路在計算平均值；當所述計數器I的計數值在2N 2n+1-1之間時，表示所述電路在計算均方差。一第一累加器2，用于無符號數累加，其輸入信號是頻率調制信號的幅度信號sig_amp,輸出信號為sum_amp。第一累加器2受計數器I的輸出信號stateO, state2控制，當計數器I的輸出信號stateO = I時，對其輸入信號進行累加，得到輸入幅度信號sig_amp的和；當計數器I的輸出信號stateO = O時,保持累加結果；當計數器I的輸出信號state2=I時，對第一累加器2清O。—第一右移模塊3,其輸入端與所述第一累加器2的輸出端相連接,輸入第一累加器2的輸出信號sum_amp,對第一累加器2的輸出信號sum_amp進行右移位；其輸出信號為aver_amp,即得到輸入信號sum_amp的平均值。第一右移位模塊的移位位數是前面所述的No第一累加器2和第一右移位模塊3共同完成對輸入幅度信號sig_amp的平均值計算。一減法模塊4，其一個輸入端輸入頻率調制信號的幅度信號sig_amp (被減數)；另一個輸入端與所述第一右移位模塊3的輸出端相連接，輸入第一右移位模塊3的輸出信號aver_amp (減數)；其輸出信號為err_amp,得到輸入幅度信號sig_amp與所述第一右移模塊3輸出信號aVer_amp平均值的差。這樣做的目的是為了后面計算均方差的需要，為了硬件實現方便，本發明用差的絕對值累加的平均值來代替均方差。—取絕對值模塊5,其輸入端與所述減法模塊4的輸出端相連接,輸入減法模塊4的輸出信號err_amp ;其輸出信號為err_amp_abs,用于計算均方差時所用的絕對值。一第二累加器6，其輸入端與所述取絕對值模塊5的輸出端相連接，輸入取絕對值模塊5的輸出信號err_amp_abs ;其輸出信號為sum_err_amp_abs。該第二累加器6受所述計數器I輸出信號statel、輸出信號state2控制；當計數器輸出信號statel = I時,對輸入信號進行累加；當計數器輸出信號statel = O時，保持累加結果；當計數器輸出信號state2 = I時,對第二累加器6清O。一第二右移位模塊7，其輸入端與所述第二累加器6的輸出端相連接，輸入第二累加器6的輸出信號sum_err_amp_abs,對第二累加器6的輸出信號sum_err_amp_abs進行右移位；其輸出為aver_err_amp_abs,即得到第二累加器6輸出的絕對值的和的平均值。第二右移位模塊7的移位位數是N。所述第二累加器6和第二右移位模塊7共同完成取絕對值模塊5輸出的絕對值err_amp_abs的平均值計算,該平均值是計算均方差時所需要的。一除法模塊8，進行除法運算，其一個輸入端與所述第一右移位模塊3的輸出端相連接，輸入第一右移位模塊3的輸出信號aver_amp (被除數),另一個輸入端與所述第二右移位模塊7的輸出端相連接,輸入第二右移位模塊7的輸出信aver_err_amp_abs (除數)；其輸出信號為snr_est，用于信噪比的除法運算，得到經過仿真計算的信噪比snr_est。—查找表模塊9,其輸入端與所述除法模塊8的輸出端相連接,輸入除法模塊8的輸出信號snr_est，其輸出信號為eSt_err。所述查找表模塊9記錄的是，仿真時信道上加上的已知信噪比SNR和經過仿真計算得到的信噪比snr_est之間的差值(該差值即為查找表模塊9的輸出)。一加法器10，其一個輸入端與所述除法模塊8的輸出端相連接，輸入除法模塊8的輸出信號snr_est,另一個輸入端與查找表模塊的輸出端相連接,輸入查找表模塊的輸出信號eSt_err ;其輸出信號為snr_Cal。將除法模塊8輸出的經過仿真計算得到的信噪比snr_est，加上查找表模塊9記錄的已知信噪比和經過仿真計算得到的信噪比snr_est之間的差值，其目的是用于補償經過仿真計算得到的信噪比snr_est與實際結果的差。—寄存器11，其輸入端與所述加法器10的輸出端相連接,輸入加法器10的輸出信號snr_cal,其輸出信號為snr_o。該寄存器11受所述計數器輸出信號state2控制，當計數器輸出信號state2 = I時，輸出信號snr_o變為加法器輸出信號snr_cal。當計數器輸出信號state2 = O時，輸出信號snr_o保持不變。這個最后得到的寄存器輸出信號snr_o就是接收信號的信噪比。所述寄存器11的作用是保證只有在電路的所有計算完成后，才改變寄存器11輸出的信噪比SNR計算結果。在上述實施例中，所述除法模塊8的輸入可以是第一右移位模塊3的輸出信號aver_amp和第二右移位模塊7的輸出信號aver_err_amp_abs ;也可以是第一累加器2的輸出信號sum_amp (被除數)和第二累加器6的輸出信號sum_err_amp_abs (除數)。用第一累加器的2輸出信號sum_amp和第二累加器6的輸出信號sum_err_amp_abs作為輸入時，第一右移位模塊3和第二右移位模塊7就不需要了。當兩個右移位模塊都沒有時，就是兩個累加值相除，因為兩個累加值的個數都是2N，所以相當于兩個累加值分別先右移N位再相除。采用先右移N位再除可以減少除法器的輸入的位數。以上通過具體實施方式
對本發明進行了詳細的說明，但這些并非構成對本發明的限制。在不脫離本發明原理的情況下，本領域的技術人員還可做出許多變形和改進，這些也應視為本發明的保護范圍。
權利要求
1.一種計算頻率調制信號接收信噪比的電路，其特征在于，包括: 一計數器，按照頻率調制信號的幅度信號Sig_amp的采樣周期進行計數；幅度信號sig_amp的采樣信號sig_amp_samp為該計數器的輸入脈沖信號,其周期等于采樣周期；計數周期為2N+1，其中N為正整數；所述計數器有三個輸出信號，分別為輸出信號stateO，輸出信號statel,輸出信號state2 ;當所述計數器的計數值小于2N時,輸出信號stateO為I,輸出信號statel和輸出信號state2為O ;當所述計數器的計數值大于2N小于2N+1時，輸出信號statel為I,輸出信號stateO和輸出信號state2為O ;當所述計數器的計數值等于2N+1時，輸出信號state2為I,輸出信號stateO和輸出信號statel為O ;當所述計數器I的計數值在O 2n-1之間時，表示所述電路在計算平均值；當所述計數器I的計數值在2N 2N+1-1之間時，表示所述電路在計算均方差； 一第一累加器，用于無符號數累加，其輸入信號是頻率調制信號的幅度信號sig_amp，輸出信號為sum_amp ;該第一累加器受計數器的輸出信號stateO, state2控制，當計數器的輸出信號stateO = I時，對其輸入信號進行累加；當計數器的輸出信號stateO = O時，保持累加結果；當計數器的輸出信號state2 = I時，對第一累加器清O ; 一減法模塊，其一個輸入端輸入頻率調制信號的幅度信號sig_amp，作為被減數；另一個輸入端與所述第一累加器相連接，輸入第一累加器的輸出信號sum_amp,作為減數；其輸出信號為err_amp ； 一取絕對值模塊，其輸入端與所述減法模塊的輸出端相連接，其輸出信號為err_amp_abs，用于計算均方差時所用的絕對值； 一第二累加器，其輸入端與所述取絕對值模塊的輸出端相連接，其輸出信號為sum_err_amp_abs ;該第二累加器受所述計數器輸出信號statel和輸出信號state2控制，當計數器輸出信號statel = I時，對輸入信號累加；當計數器輸出信號statel = O時，保持累加結果；當計數器輸出信號state2 = I時，對第二累加器清O ; 一除法模塊，其一個輸入端與所述第一累加器的輸出端相連接，輸入第一累加器的輸出信號Sum_amp，作為被除數，另一個端與所述第二累加器的輸出端相連接，輸入第二累加器的輸出信號sum_err_amp_abs,作為除數；其輸出信號為snr_est ;用于信噪比的除法運算，得到經過仿真計算的信噪比snr_est ； 一查找表模塊 ，其輸入端與所述除法模塊的輸出端相連接，輸入除法模塊的輸出信號snr_est，其輸出信號為est_err ;該查找表模塊記錄的是，仿真時信道上加上的已知信噪比SNR和經過仿真計算得到的信噪比snr_est之間的差值； 一加法器，其一個輸入端與所述除法模塊的輸出端相連接，另一個輸入端與查找表模塊的輸出端相連接；其輸出信號為snr_cal ;用于補償經過仿真計算得到的信噪比snr_est與實際結果的差； 一寄存器，其輸入端與所述加法器的輸出端相連接，該寄存器輸出信號snr_o即為接收信號的信噪比；所述寄存器受所述計數器輸出信號state2控制，當計數器輸出信號state2 = I時，輸出信號snr_o變為加法器輸出信號snr_cal ;當計數器輸出信號state2=O時，輸出信號snr_o保持；用于保證只有在所述電路的所有計算結束后，寄存器的輸出才會改變。
2.如權利要求1所述的電路，其特征在于:還包括一第一右移位模塊和一第二右移位模塊； 所述第一右移位模塊，其輸入端與所述第一累加器的輸出端相連接，輸入第一累加器的輸出信號sum_amp,對第一累加器的輸出信號sum_amp進行右移位,其輸出信號為aver_amp ;第一右移位模塊的移位位數為N ;第一右移位模塊的輸出端分別與所述除法模塊的一輸入端和減法模塊的輸入端相連接，其輸出信號分別作為被除數和被減數；該第一右移位模塊和所述第一累加器共同完成對輸入幅度信號sig_amp的平均值計算； 所述第二右移位模塊，其輸入端與所述第二累加器的輸出端相連接，第二右移位模塊的移位位數是N;第二右移位模塊的輸出端與所述除法模塊的另一輸入端相連接，其輸出信號作為除數；該第二右移位模塊和所述第二累加器共同完成取絕對值模塊輸出的絕對值err_amp_abs的平均值計 算。
全文摘要
本發明公開了一種計算頻率調制信號接收信噪比的電路，包括計數器，按照頻率調制信號的幅度信號的采樣周期進行計數；第一累加器，其輸入信號是頻率調制信號的幅度信號；減法模塊，一輸入端輸入頻率調制信號的幅度信號，另一輸入端與第一累加器相連接；取絕對值模塊，其輸入端與減法模塊的輸出端連接；第二累加器，其輸入端與取絕對值模塊連接；除法模塊，一輸入端與第一累加器輸出端連接，另一輸入端與第二累加器輸出端連接；查找表模塊，其輸入端與除法模塊連接；加法器，一輸入端與除法模塊連接，另一輸入端與查找表模塊相連接；寄存器，其輸入端與所述加法器輸出端連接。本發明能直接計算有用信號帶寬內的信號能量與噪聲能量。
文檔編號H04L27/14GK103166884SQ20111042492
公開日2013年6月19日 申請日期2011年12月16日 優先權日2011年12月16日
發明者王吉健 申請人:上海華虹集成電路有限責任公司