一種可配置的接收信號強度指示電路的制作方法

專利名稱：一種可配置的接收信號強度指示電路的制作方法
技術領域：
本發明涉及集成電路技術領域，尤其涉及一種可配置的接收信號強度指示電路。
技術背景
隨著無線通訊的發展，人們對低功耗和低成本的要求越來越高。由于接收機接收信號的強度會在很大范圍內變化，所以需要在保證誤碼率的前提下控制信號的強度，以節省功耗和延長電池的使用壽命。通過檢測接收信號的強度來控制可變增益放大器的增益， 以達到功率強度控制的目的，得到穩定的輸出信號強度。
接收信號強度指示(RSSI)電路是光通信系統和射頻通信系統中常用的模塊，它以功率檢測為目的，通常被用于檢測當前的信道狀態。RSSI實際上是一個對數放大器，其輸出信號的幅度與輸入信號的功率成線性關系。限幅器用來對接收到的光電信號或者射頻信號進行放大，與自動增益控制器(AGC ,Automatic Gain Control lor)相比，它能夠快速對輸入信號進行放大，而且放大后的方波信號可以直接作為數字信號來處理，大大簡化后續解調電路的設計。
在零中頻應用時，RSSI中限幅放大電路的直流失調是需要著重考慮的問題。如果不采取措施，前級的直流失調信號可能阻塞輸入的中頻信號，使后級的放大電路提前飽和。 通常在RSSI電路中加入直流失調消除電路，可以采取前饋和反饋的形式實現直流失調的消除。
已有多篇文獻對RSSI的設計進行研究。Yi-Chung Chen等人對每一級限幅放大器采用前饋形式實現直流失調的消除，每一級均需要RC低通濾波電路，需要較大的面積且不易實現低的截止頻率。而整體的下截止頻率受限于下截止頻率最高的一級放大器，不易確定且性能較差。Po-Chiim Huang等人對限幅放大器鏈采用全局負反饋實現直流失調抑制， 為達到低的下截止頻率，采用了 η阱電阻和外接的大電容構成低通濾波器實現直流失調電壓的提取。由于Po-Chiim Huang等人的方案采用全差分結構，因此需要外接元件和兩個額外的管腳。陳殿玉等人對每一級放大器均采用局部負反饋，減小了所需低通濾波器的電容值，從而實現了直流失調消除電路的集成。但每一級所需的電容仍然達到了 70pF，在多級級聯時，仍會占用非常可觀的版圖面積。而且每一級的極點重合，必然會影響到整個電路的通帶平坦度。綜上所述，已有技術的RSSI電路存在各種缺陷版圖面積較大，下截止頻率較高且不易確定，集成度較差，外部元件較多，通帶平坦度較差等。發明內容
針對現有技術中存在的上述問題，本發明提供了一種可配置的接收信號強度指示電路。
本發明提供了一種可配置的接收信號強度指示電路，包括減法器、限幅放大器鏈、 全波整流器、輸出緩沖器以及直流失調提取電路；直流失調提取電路用于提取直流失調電壓；
減法器用于將輸入的中頻信號和直流失調電壓相減，并將得到的信號分別輸出至限幅放大器鏈和全波整流器；
限幅放大器鏈中的每一個限幅放大器的輸出信號均輸入全波整流器；
限幅放大器鏈的輸出信號分別輸入直流失調提取電路和輸出緩沖器；
輸出緩沖器輸出中頻信號，全波整流器輸出接收信號強度指示信號。
在一個示例中，減法器包括匪OS晶體管MpM2J5-M8Jt^Mtj2和PMOS晶體管M3、M4 ；
電源電壓接PMOS晶體管M3和PMOS晶體管M4的源極，PMOS晶體管M3和PMOS晶體管M4的柵極接偏置電壓Vl3p，PMOS晶體管M3的漏極與NMOS晶體管M1的漏極連接，PMOS 晶體管M4的漏極與NMOS晶體管M2的漏極連接，NMOS晶體管M1和NMOS晶體管M2的源極接 NMOS晶體管M7的漏極，NMOS晶體管M7的源極接地，NMOS晶體管M7和NMOS晶體管M8的柵極接偏置電壓Vbn，NMOS晶體管M8的源極接地，NMOS晶體管Mtjl和NMOS晶體管M。2的源極接 NMOS晶體管M8的漏極，NMOS晶體管Mtjl的漏極接NMOS晶體管M5的漏極，NMOS晶體管M5的漏極和柵極連接，NMOS晶體管M。2的漏極接NMOS晶體管M6的漏極，NMOS晶體管M6的漏極和柵極連接；
NMOS晶體管M1和NMOS晶體管M2的柵極作為中頻信號的輸入端，NMOS晶體管Mtjl 和NMOS晶體管M。2的柵極作為直流失調電壓的輸入端，NMOS晶體管M1和匪OS晶體管M2的漏極作為減法器的輸出端。
在一個示例中，限幅放大器包括NMOS晶體管M3tl、M31、M32、M37、Msb以及PMOS晶體管m33、M35、M34、M36 ；
電源電壓接PMOS晶體管M33、M35、M34、M36的源極，PMOS晶體管M35的漏極與NMOS晶體管M37的漏極連接，NMOS晶體管M37的漏極與柵極連接，NMOS晶體管M37的源極接地；PMOS 晶體管M35的柵極與PMOS晶體管M33的柵極連接，PMOS晶體管M33的柵極和漏極連接，PMOS 晶體管M33的漏極與NMOS晶體管M31的漏極連接，NMOS晶體管M31的源極與NMOS晶體管M3tl 的漏極連接，NMOS晶體管M3tl的源極接地；PMOS晶體管M34的柵極與PMOS晶體管M36的柵極連接，PMOS晶體管M34的柵極和漏極連接，PMOS晶體管M34的漏極與NMOS晶體管M32的漏極連接，NMOS晶體管M32的源極與NMOS晶體管M3tl的漏極連接；PMOS晶體管Msi的漏極與NMOS 晶體管M38的漏極連接，NMOS晶體管M38的漏極與柵極連接，NMOS晶體管M38的源極接地；
NMOS晶體管M31和NMOS晶體管M32的柵極作為限幅放大器的輸入端，NMOS晶體管 M37和NMOS晶體管M37的漏極作為限幅放大器的輸出端。
在一個示例中，全波整流器包括NMOS晶體管M42、M43、M45、M41、M44、M46和PMOS晶體管 M47、M48、M49、M410 ；
電源電壓接PMOS晶體管M47、M48, M49, M410的源極；
PMOS晶體管M47的柵極和漏極連接，PMOS晶體管M47的漏極分別與NMOS晶體管M41 的漏極和NMOS晶體管M43的漏極連接，NMOS晶體管M41的源極分別與NMOS晶體管M46的漏極和NMOS晶體管M44的源極連接，偏置電壓Vb接NMOS晶體管M46和NMOS晶體管M45的柵極，NMOS晶體管M46和NMOS晶體管M45的源極接地；NMOS晶體管M41的柵極與NMOS晶體管 M42的柵極連接；
PMOS晶體管M48的柵極和PMOS晶體管M47的柵極連接，PMOS晶體管M48的漏極分別與NMOS晶體管M42的漏極、NMOS晶體管M44的漏極以及PMOS晶體管M49的漏極連接；NMOS晶體管M42的源極與NMOS晶體管M45的漏極連接，NMOS晶體管M43的源極與NMOS晶體管M45 的漏極連接，NMOS晶體管M43的柵極與NMOS晶體管M44的柵極連接；
PMOS晶體管M49的漏極和柵極連接，PMOS晶體管M49的柵極和PMOS晶體管M41tl的柵極連接；
NMOS晶體管M41的柵極和NMOS晶體管M44的柵極作為全波整流器的輸入端，PMOS 晶體管M41tl的漏極作為全波整流器的輸出端。
在一個示例中，輸出緩沖器包括NMOS晶體管M51、M52、M57、M55、M56、PMOS晶體管M53、 M54以及電阻R^R2 ；
電源電壓接PMOS晶體管M53、M54的源極；
PMOS晶體管M53和PMOS晶體管M54的柵極連接，PMOS晶體管M53的漏極經電阻R1 與PMOS晶體管M53的柵極連接，PMOS晶體管M54的漏極經電阻&與PMOS晶體管M54的柵極連接；
PMOS晶體管M53的漏極與NMOS晶體管M51和NMOS晶體管M55的漏極連接，NMOS晶體管M51的源極與NMOS晶體管M57的漏極連接，NMOS晶體管M57的源極接地，偏置電壓接NMOS 晶體管M57的柵極；PMOS晶體管M54的漏極與NMOS晶體管M52和NMOS晶體管M56的漏極連接，NMOS晶體管M52的源極與NMOS晶體管M57的漏極連接；
NMOS晶體管M55的漏極和柵極連接，NMOS晶體管M55的源極接地；NMOS晶體管M56 的漏極和柵極連接，NMOS晶體管M56的源極接地；
NMOS晶體管M51和NMOS晶體管M52的柵極作為輸出緩沖器的輸入端，NMOS晶體管 M51和NMOS晶體管M52的漏極作為輸出緩沖器的輸出端。
在一個示例中，直流失調提取電路包括跨導放大器Gml、Gm2和電容，跨導放大器Gml 和跨導放大器Gm2的輸出端之間連接電容。
在一個示例中，跨導放大器Gml、Gm2包括電流源Ikef、匪OS晶體管M61、M64-M67、Mr^Mm 以及 PMOS 晶體管 M62、M63、M68、M69 ；
電壓電源接PMOS晶體管M62、M63、M68, M69的源極；
電流源Ikef的輸出端接NMOS晶體管M61的漏極，NMOS晶體管M61的漏極和柵極連接，NMOS晶體管M61的源極接地；NMOS晶體管M61的柵極與NMOS晶體管Mri的柵極連接，NMOS 晶體管Mrl的源極接地，NMOS晶體管Mrl的漏極與PMOS晶體管M62的漏極連接，PMOS晶體管 M62的漏極和柵極連接，PMOS晶體管M62的柵極與PMOS晶體管M63的柵極連接，PMOS晶體管 M63的漏極與NMOS晶體管M64的漏極連接，NMOS晶體管M64的柵極與漏極連接，NMOS晶體管 M64的源極接地，NMOS晶體管M64的柵極與NMOS晶體管M65的柵極連接，NMOS晶體管M65的漏極分別與NMOS晶體管M66的源極和NMOS晶體管M67的源極連接；
PMOS晶體管M68的漏極和柵極連接，PMOS晶體管M68的柵極與PMOS晶體管M69的柵極連接，PMOS晶體管M68的漏極與NMOS晶體管M66的漏極連接，NMOS晶體管M67的柵極與漏極連接；
NMOS晶體管Mrt-Mm與NMOS晶體管Mri并聯，NMOS晶體管Mrt-Mm通過傳輸門控制。
在一個示例中，NMOS晶體管Mrt-Mm的柵極與NMOS晶體管Mri的柵極之間連接有第一傳輸門，NMOS晶體管Mrt-Mm的柵極與地之間接有第二傳輸門，第一傳輸門的控制信號和第二傳輸門的控制信號反相。
在一個示例中，第一傳輸門的控制信號或第二傳輸門的控制信號由控制字經串聯的第一反相器和第二反相器產生。
在一個示例中，全波整流器的輸出端經并聯的電阻和電容接地。
本發明的RSSI電路占用版圖面積小，工作穩定可靠，能夠同時應用于低中頻和零中頻的接收機，尤其適用于零中頻應用；直流失調消除電路可以通過控制字配置，極大減小了工藝的波動給電路性能帶來的影響，從而使電路能夠使用穩定性較差，波動較大的工藝進行生產。同時，在放大鏈路的不同增益下，均能夠實現穩定的下截止頻率，從而使電路消除直流失調的時間保持穩定。由基準電流為所有子模塊提供偏置，通過切換電流偏置的大小，實現直流失調消除電路的可配置，容易與其他電路集成，工作穩定可靠。限幅放大器采用電流鏡形式的增益單元，使增益只與晶體管尺寸有關，極大減小了工藝偏差的影響。輸出緩沖器采用簡單電阻共模反饋穩定輸出直流電平，電路結構簡單，工作可靠，功耗較小。 RSSI電路具有外圍器件少，低成本，低功耗，高集成度，檢測動態范圍大，線性度好等特點， 可廣泛應用于無線通信，光纖通信等各種需要檢測接收信號強度的接收機中。


圖1為本發明實施例的全集成RSSI主體電路的構成框圖2為本發明實施例的減法器的電路原理圖3為本發明實施例的限幅放大器的電路原理圖4為本發明實施例的全波整流器的電路原理圖5為本發明實施例的輸出緩沖器的電路原理圖6a為本發明實施例的可配置的直流失調提取電路的構成框圖6b為本發明實施例的可配置的跨導放大器的電路原理圖6c為本發明實施例的控制信號生成的原理圖7為本發明實施例的RSSI電路的帶寬和增益特性曲線圖8為本發明實施例的RSSI電路的輸出電壓隨輸入功率的線性變化關系示意圖。
具體實施方式
圖1為本發明實施例的RSSI主體電路的構成框圖。中頻輸入通過減法器的一組輸入，送入限幅放大器鏈，限幅放大器鏈的輸出連接輸出緩沖器，同時連接可配置的直流失調提取電路的輸入；限幅放大器鏈的每一級的輸入和輸出緩沖器的輸入均連接一個全波整流器的輸入，全波整流器的輸出經過電流求和，在外接的電阻和電容組成的低通濾波器上， 得到指示輸入信號幅度的RSSI輸出電壓；輸出緩沖器輸出經過放大的中頻信號，供后級電路處理；可配置的直流失調提取電路提取輸出信號的直流分量，送入減法器的另一組輸入， 從而將直流失調從輸入信號中減去。可配置的直流失調提取電路和減法器一起構成了 RSSI 電路的直流失調消除電路。
圖2為本發明實施例的減法器的電路原理圖。NMOS晶體管Mp M2為輸入差分對， 輸入信號的兩端vinp、vinn接NMOS晶體管Mp M2的柵極，Mt^ Mo2為直流失調輸入差分對， 兩組輸入管的漏端采用交叉連接結構，實現輸入信號相減的功能。PMOS晶體管M3、M4由電壓Vbp偏置，PMOS晶體管M3、M4的源極接電源Vdd，為電路提供電流源，NMOS晶體管M7、M8為兩組差分對的尾電流源。NMOS晶體管M5、M6為二極管連接的負載管。減法器的增益設置在大約OdB。減法器的輸出信號Voutn、Voutp接入限幅放大器鏈的輸入端。圖3為本發明實施例的限幅放大器的電路原理圖。NMOS晶體管M3(1、M31 > M32構成輸入差分對，輸入信號的兩端Vinp3、Virm3接NMOS晶體管M31、M%的柵極，PMOS晶體管M33、 M35和PMOS晶體管M34> M36構成1 1的電流鏡結構，PMOS晶體管M35> M36的漏極輸出信號 Voutp3,Voutn3, NMOS晶體管M37、M38為二極管連接的負載管。這樣輸入管和負載管具有相同的偏置電流，限幅放大器的增益為=(1)
gmi W I L\可見，增益只與晶體管尺寸的比值相關，從而極大減小了工藝角偏差對電路性能的影響。圖4為本發明實施例的全波整流器的電路原理圖。電路采用非平衡的源極耦合對結構，由NMOS晶體管M42、M43> M45和NMOS晶體管M41、M44, M46兩對非平衡差分輸入對管組成，輸入信號Vinp4、Virm4接NMOS晶體管M41、M44的柵極。NMOS晶體管M42、M44的尺寸選為 NMOS晶體管M41、M43的K倍(K為整數)。PMOS晶體管M47、M48和PMOS晶體管M49、M410分別為兩組電流鏡，PMOS晶體管M41tl的漏極作為輸出端輸出電流lout。這樣，NMOS晶體管M42和 NMOS晶體管M44的電流之和減去NMOS晶體管M41和NMOS晶體管M43的電流之和就得到了全波整流器的電流輸出。當輸入在一定范圍內時，輸出電流與輸入電壓就得到近似的對數關系。通過調整K值可以調整輸出與輸入成對數關系的范圍。圖5為本發明實施例的輸出緩沖器的電路原理圖。NMOS晶體管M51、M52, M57構成輸入差分對，PMOS晶體管M53、M54為電流源，NMOS晶體管M55、M56構成二極管連接的負載管。 電阻隊與電阻&為共模反饋電阻，穩定輸出共模電平。輸入信號的兩端Vinp_buf、Vinn_ buf接NMOS晶體管M51、M52的柵極，PMOS晶體管M53、M54的漏極輸出信號Von_buf、Vop_buf。圖6a為本發明實施例的可配置的直流失調提取電路的構成框圖。輸出緩沖器的輸入VinpJxif和VirmJxif分別通過低通濾波器，提取到輸出信號的直流失調分量，分別為 Vosp和Vosn，送入減法器的一組輸入，將直流失調從RSSI的輸入信號中減去。低通濾波器由等效為大電阻的跨導放大器Gml或Gm2和跨接在輸出端的電容Ctl組成。跨導放大器的跨導可以通過控制字進行配置，從而調整等效大電阻的值。輸出端跨接電容的結構可以用較小的電容實現較好的濾波效果。最終，C0取40pF，由nmos管電容實現，占用較小的版圖面積，同時實現了較好的仿真結果。圖6b為本發明實施例的可配置的跨導放大器的電路原理圖。NMOS晶體管M65 M67, PMOS晶體管M68 M69組成單位增益結構的跨導放大器，其偏置電流通過基準電流Ikef 鏡像得到。調整偏置電流的值即可改變跨導放大器的跨導，從而改變限幅放大器的下截止頻率的值。NMOS晶體管M61、Mri和PMOS晶體管M62、M63以及NMOS晶體管M64、M65分別組成電流鏡，將基準電流鏡像作為合適的偏置電流。圖中示出了通過控制字配置偏置電流大小的方法。添加NMOS晶體管M^-Mm和NMOS晶體管Mrl并聯，NMOS晶體管MyMm的柵極由η 位控制字通過傳輸門控制，或者接地或者接NMOS晶體管Mrl的柵極。當NMOS晶體管My Mm的其中某些管子的柵極接到Mri的柵極時，就和Mri—起，構成了 M61電流的鏡像結構，從而改變了跨導放大器的偏置電流。圖6c為本發明實施例的控制信號生成的原理圖。每位控制字都通過兩個串聯的反相器，分別生成兩個反相的控制信號，接到圖6b中的傳輸門的控制端，控制MyMm的柵極接地或者接Mri的柵極。以1為控制字Sl為例，當Sl為高電平時，Vbu為低電平，而Vbhi為高電平，這樣圖6b中傳輸門TGl關斷，而TG1，開啟，這樣，M,2 的柵極接到Mrl的柵極，Mri和Mrt組成并聯結構，為跨導放大器提供較大的偏置電流。當Sl 為低電平時，Vbu為高電平，而Vbhi為低電平，這樣圖6b中傳輸門TG1，關斷，而TGl開啟，這樣，Mr2的柵極接到地電位，只有Mri接入電路，為跨導放大器提供較小的偏置電流。圖示了反相器INV1、INV11以及INVn、INVnl，反相器INVl的輸出端經電阻Rfdi輸出控制信號Vbu， 并與反相器INVll連接，反相器INVll經電阻Rfd2生成控制信號Vbhi ；反相器INVn的輸出端經電阻Rron輸出控制信號Vbui，并與反相器INVnl連接，反相器INVnl經電阻Rronl生成控制
Vbhii0圖7為本發明實施例的RSSI電路的帶寬和增益特性曲線圖。以1位的控制字Sl 為例，Sl = 0表示低電平，而Sl = 1表示高電平，可以看到，增益為89dB，Sl = 0時，下截止頻率為18KHz，上截止頻率為233MHz。當Sl = 1時，Mrl并聯接入電路，使跨導放大器的微電流增大，從而使等效的大電阻減小，因此，下截止頻率提高到34KHz。進一步推論，通過將Mr管均分成MyMm,由η位控制字控制對應鏡像管的導通和關斷，可以得到更大和更精細的下截止頻率調節范圍。圖8為本發明實施例的RSSI電路的輸出電壓隨輸入功率的線性變化關系示意圖。 由圖8可以看到，在RSSI輸入信號從-85 -5dBm變化時，輸出電壓從1. 46V線性下降到 0. 34V，實現了大約了 SOdB的線性檢測范圍。以上所述僅為本發明的優選實施方式，但本發明保護范圍并不局限于此。任何本領域的技術人員在本發明公開的技術范圍內，均可對其進行適當的改變或變化，而這種改變或變化都應涵蓋在本發明的保護范圍之內。
權利要求
1.一種可配置的接收信號強度指示電路，其特征在于，包括減法器、限幅放大器鏈、全波整流器、輸出緩沖器以及直流失調提取電路；所述直流失調提取電路用于提取直流失調電壓；所述減法器用于將輸入的中頻信號和直流失調電壓相減，并將得到的信號分別輸出至所述限幅放大器鏈和全波整流器；所述限幅放大器鏈中的每一個限幅放大器的輸出信號均輸入全波整流器；所述限幅放大器鏈的輸出信號分別輸入所述直流失調提取電路和輸出緩沖器；所述輸出緩沖器輸出中頻信號，所述全波整流器輸出接收信號強度指示信號。
2.如權利要求1所述的接收信號強度指示電路，其特征在于，所述減法器包括NMOS晶體管(M1、M2、M5-M8、M01、M02)和 PMOS 晶體管(M3、M4)；電源電壓接PMOS晶體管(M3)和PMOS晶體管(M4)的源極，PMOS晶體管(M3)和PMOS晶體管(M4)的柵極接偏置電壓(Vbp)，PM0S晶體管(M3)的漏極與NMOS晶體管(M1)的漏極連接， PMOS晶體管(M4)的漏極與NMOS晶體管(M2)的漏極連接，NMOS晶體管(M1)和NMOS晶體管 (M2)的源極接NMOS晶體管(M7)的漏極，NMOS晶體管(M7)的源極接地，NMOS晶體管(M7)和 NMOS晶體管(M8)的柵極接偏置電壓(Vbn)，NMOS晶體管(M8)的源極接地，NMOS晶體管(Mtjl) 和NMOS晶體管(M。2)的源極接NMOS晶體管(M8)的漏極，NMOS晶體管(Mtjl)的漏極接NMOS 晶體管(M5)的漏極，NMOS晶體管(M5)的漏極和柵極連接，NMOS晶體管(M。2)的漏極接NMOS 晶體管(M6)的漏極，NMOS晶體管(M6)的漏極和柵極連接；NMOS晶體管％)和NMOS晶體管(M2)的柵極作為中頻信號的輸入端，NMOS晶體管(Mtjl) 和NMOS晶體管(M。2)的柵極作為直流失調電壓的輸入端，NMOS晶體管(M1)和NMOS晶體管 (M2)的漏極作為減法器的輸出端。
3.如權利要求1所述的接收信號強度指示電路，其特征在于，所述限幅放大器包括匪OS 晶體管(M3tl、M31、M32、M37、M38)以及 PMOS 晶體管(M33、M35、M34、M36)；電源電壓接PMOS晶體管(M33、M35、M34、M36)的源極，PMOS晶體管(M35)的漏極與NMOS晶體管(M37)的漏極連接，NMOS晶體管(M37)的漏極與柵極連接，NMOS晶體管(M37)的源極接地； PMOS晶體管(M35)的柵極與PMOS晶體管(M33)的柵極連接，PMOS晶體管(M33)的柵極和漏極連接，PMOS晶體管(M33)的漏極與NMOS晶體管(M31)的漏極連接，NMOS晶體管(M31)的源極與NMOS晶體管(M3tl)的漏極連接，NMOS晶體管(M3tl)的源極接地；PMOS晶體管(M34)的柵極與PMOS晶體管(Msi)的柵極連接，PMOS晶體管(M34)的柵極和漏極連接，PMOS晶體管(M34) 的漏極與NMOS晶體管(M32)的漏極連接，NMOS晶體管(M32)的源極與NMOS晶體管(M3tl)的漏極連接；PMOS晶體管(Msi)的漏極與NMOS晶體管(M38)的漏極連接，NMOS晶體管(Msb)的漏極與柵極連接，NMOS晶體管(Msb)的源極接地；NMOS晶體管(M31)和NMOS晶體管(M32)的柵極作為限幅放大器的輸入端，NMOS晶體管 (M37)和NMOS晶體管(M37)的漏極作為限幅放大器的輸出端。
4.如權利要求1所述的接收信號強度指示電路，其特征在于，所述全波整流器包括匪OS 晶體管(M42、M43、M45、M41、M44、M46)和 PMOS 晶體管(M47、M48、M49、M410)；電源電壓接PMOS晶體管(M47、M48、M49、M41tl)的源極；PMOS晶體管(M47)的柵極和漏極連接，PMOS晶體管(M47)的漏極分別與NMOS晶體管(M41) 的漏極和NMOS晶體管(M43)的漏極連接，NMOS晶體管(M41)的源極分別與NMOS晶體管(M46)的漏極和NMOS晶體管(M44)的源極連接，偏置電壓(Vb)接NMOS晶體管(M46)和NMOS晶體管 (M45)的柵極，NMOS晶體管(M46)和NMOS晶體管(M45)的源極接地；NMOS晶體管(M41)的柵極與NMOS晶體管(M42)的柵極連接；PMOS晶體管(M48)的柵極和PMOS晶體管(M47)的柵極連接，PMOS晶體管(M48)的漏極分別與NMOS晶體管(M42)的漏極、NMOS晶體管(M44)的漏極以及PMOS晶體管(M49)的漏極連接；NMOS晶體管(M42)的源極與NMOS晶體管(M45)的漏極連接，NMOS晶體管(M43)的源極與 NMOS晶體管(M45)的漏極連接，NMOS晶體管(M43)的柵極與NMOS晶體管(M44)的柵極連接；PMOS晶體管(M49)的漏極和柵極連接，PMOS晶體管(M49)的柵極和PMOS晶體管(M41tl)的柵極連接；NMOS晶體管(M41)的柵極和NMOS晶體管(M44)的柵極作為全波整流器的輸入端，PMOS 晶體管(M41tl)的漏極作為全波整流器的輸出端。
5.如權利要求1所述的接收信號強度指示電路，其特征在于，所述輸出緩沖器包括 NMOS 晶體管(M51、M52、M57、M55、M56)、PMOS 晶體管(M53、M54)以及電阻(R1J2)；電源電壓接PMOS晶體管(M53、M54)的源極；PMOS晶體管(M53)和PMOS晶體管(M54)的柵極連接，PMOS晶體管(M53)的漏極經電阻 (R1)與PMOS晶體管(M53)的柵極連接，PMOS晶體管(M54)的漏極經電阻( )與PMOS晶體管 (M54)的柵極連接；PMOS晶體管(M53)的漏極與NMOS晶體管(M51)和NMOS晶體管(M55)的漏極連接，NMOS 晶體管(M51)的源極與NMOS晶體管(M57)的漏極連接，NMOS晶體管(M57)的源極接地，偏置電壓接NMOS晶體管(M57)的柵極；PMOS晶體管(M54)的漏極與NMOS晶體管(M52)和NMOS晶體管(M56)的漏極連接，NMOS晶體管(M52)的源極與NMOS晶體管(M57)的漏極連接；NMOS晶體管(M55)的漏極和柵極連接，NMOS晶體管(M55)的源極接地；NMOS晶體管(M56) 的漏極和柵極連接，NMOS晶體管(M56)的源極接地；NMOS晶體管(M51)和NMOS晶體管(M52)的柵極作為輸出緩沖器的輸入端，NMOS晶體管 (M51)和NMOS晶體管(M52)的漏極作為輸出緩沖器的輸出端。
6.如權利要求1所述的接收信號強度指示電路，其特征在于，所述直流失調提取電路包括跨導放大器(Gml、Gffl2)和電容，跨導放大器(Gml)和跨導放大器(Gm2)的輸出端之間連接電容。
7.如權利要求6所述的接收信號強度指示電路，其特征在于，所述跨導放大器(Gml、Gm2) 包括電流源(IKEF)、NMOS 晶體管(M61、M64-M67、Mrl-Mrn)以及 PMOS 晶體管(M62、M63> M68, M69)；電壓電源接PMOS晶體管(M62、M63、M68、M69)的源極；電流源(Ikef)的輸出端接NMOS晶體管(M61)的漏極，NMOS晶體管(M61)的漏極和柵極連接，NMOS晶體管(M61)的源極接地；NMOS晶體管(M61)的柵極與NMOS晶體管(Mri)的柵極連接，NMOS晶體管(Mri)的源極接地，NMOS晶體管(Mri)的漏極與PMOS晶體管(M62)的漏極連接，PMOS晶體管(M62)的漏極和柵極連接，PMOS晶體管(M62)的柵極與PMOS晶體管(M63)的柵極連接，PMOS晶體管(M63)的漏極與NMOS晶體管(M64)的漏極連接，NMOS晶體管(M64)的柵極與漏極連接，NMOS晶體管(M64)的源極接地，NMOS晶體管(M64)的柵極與NMOS晶體管 (M65)的柵極連接，NMOS晶體管(M65)的漏極分別與NMOS晶體管(M66)的源極和NMOS晶體管 (M67)的源極連接；PMOS晶體管(M68)的漏極和柵極連接，PMOS晶體管(M68)的柵極與PMOS晶體管(M69)的柵極連接，PMOS晶體管(M68)的漏極與NMOS晶體管(Mfi6)的漏極連接，NMOS晶體管(M67)的柵極與漏極連接；NMOS晶體管(Mr2-Mm)與NMOS晶體管(Mrl)并聯，NMOS晶體管(Mr2-Mm)通過傳輸門控制。
8.如權利要求7所述的接收信號強度指示電路，其特征在于，所述NMOS晶體管 (Mr2-Mrn)的柵極與NMOS晶體管(Mri)的柵極之間連接有第一傳輸門，NMOS晶體管(Mrt-Mm) 的柵極與地之間接有第二傳輸門，所述第一傳輸門的控制信號和第二傳輸門的控制信號反相。
9.如權利要求8所述的接收信號強度指示電路，其特征在于，所述第一傳輸門的控制信號或第二傳輸門的控制信號由控制字經串聯的第一反相器和第二反相器產生。
10.如權利要求4所述的接收信號強度指示電路，其特征在于，所述全波整流器的輸出端經并聯的電阻和電容接地。
全文摘要
本發明公開了一種可配置的接收信號強度指示電路，屬于集成電路技術領域。所述電路包括減法器、限幅放大器鏈、全波整流器、輸出緩沖器以及直流失調提取電路；直流失調提取電路用于提取直流失調電壓；減法器用于將輸入的中頻信號和直流失調電壓相減，并將得到的信號分別輸出至限幅放大器鏈和全波整流器；限幅放大器鏈中的每一個限幅放大器的輸出信號均輸入全波整流器；限幅放大器鏈的輸出信號分別輸入直流失調提取電路和輸出緩沖器；輸出緩沖器輸出中頻信號，全波整流器輸出接收信號強度指示信號。本發明的可配置的接收信號強度指示電路占用版圖面積小，工作穩定可靠，能夠同時應用于低中頻和零中頻的接收機，尤其適用于零中頻應用。
文檔編號H04B17/00GK102497216SQ20111039648
公開日2012年6月13日 申請日期2011年12月2日 優先權日2011年12月2日
發明者張海英, 武振宇 申請人:中國科學院微電子研究所