專利名稱：一種用于在cpri接口中切換時鐘的方法與設備的制作方法
技術領域：
本發明涉及通信技術領域，尤其涉及一種用于在CPRI接口中切換時鐘的技木。
背景技術：
現有的移動通信基站中，基帶處理単元(BBU)的調制解調器板(Modem board)和控制板(Controller board)，通常使用FPGA來實現CPRI接ロ，以傳輸用戶平臺和控制平臺的數據。從端CPRI接ロ的參考時鐘是來自鎖相環(PLL)設備的輸出。在初始階段，鎖相環設備以穩定的參考時鐘。。—,ef運行，該參考時鐘由本地晶體振蕩器提供。當系統啟動吋，FPGA從端CPRI接ロ從接收到的控制板的高速串行數據流中恢復出恢復時鐘fM。Mf。隨后，調制解調器板中的CPU軟件向鎖相環設備寫入配置字，以將本地晶體振蕩器的參考時鐘も。。
切換至恢復時鐘Mf。調制解調器板和控制板的主從CPRI接ロ系統達到同步狀態。然而，由此將不可避免地引入參考時鐘的抖動(JITTER)。此外，由于這兩個主從CPRI接ロ的時鐘域的頻率和相位不同，鎖相環的輸出時鐘也會改變。同吋，FPGA的并串-串并轉換器也將無法適應這種改變，導致在時鐘切換后，該從端CPRI接ロ無法正常工作，該BBU系統的同步失敗。
發明內容
本發明的目的是提供一種用于在CPRI接ロ中切換時鐘的方法與設備。根據本發明的ー個方面，提供了ー種在CPRI接口中進行時鐘切換的方法，其中，該方法包括:a檢測從端CPRI接ロ的接ロ狀態；b當所述接ロ狀態為預定狀態，檢測恢復時鐘的狀態是否穩定；c當所述恢復時鐘的狀態穩定，將待提供至鎖相環的參考時鐘從本地參考時鐘切換為所述恢復時鐘。根據本發明的另ー個方面，還提供了ー種在CPRI接口中進行時鐘切換的切換設備，其中，該設備包括:接ロ檢測裝置，用于檢測從端CPRI接ロ的接ロ狀態；時鐘檢測裝置，用于當所述接ロ狀態為預定狀態，檢測恢復時鐘的狀態是否穩定;時鐘切換裝置，用于當所述恢復時鐘的狀態穩定，將待提供至鎖相環的參考時鐘從本地參考時鐘切換為所述恢復時鐘。與現有技術相比，本發明在系統運行吋，由FPGA自身檢測恢復時鐘，當發現時鐘異常吋，及時切換時鐘，使得基站BBU模塊具有恢復能力，該鎖相環不會發生失鎖的情況，增強了時鐘系統的穩定性。
通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯:圖1示出根據本發明ー個方面的用于在CPRI接口中切換時鐘的設備示意圖；圖2示出根據本發明一個優選實施例的用于在CPRI接口中切換時鐘的設備示意圖；圖3示出根據本發明另ー個方面的用于在CPRI接口中切換時鐘的方法流程圖。附圖中相同或相似的附圖標記代表相同或相似的部件。
具體實施例方式下面結合附圖對本發明作進ー步詳細描述。圖1示出根據本發明ー個方面的用于在CPRI接口中切換時鐘的設備示意圖；切換設備I包括接ロ檢測裝置101、時鐘檢測裝置102和時鐘切換裝置103。其中，接ロ檢測裝置101檢測從端CPRI接ロ的接ロ狀態。具體地，該接ロ檢測裝置101檢測從端CPRI接ロ的接ロ狀態，如檢測該接ロ狀態是否為預定狀態，即，檢測該CPRI接ロ所對應的FPGA中的串并-并串接ロ是否從接收到的控制板的高速串行數據流中恢復出恢復時鐘。當所述接ロ狀態為預定狀態，時鐘檢測裝置102檢測恢復時鐘是否穩定。具體地，時鐘檢測裝置102根據接ロ檢測裝置101所檢測出的接ロ狀態，當該接ロ狀態為預定狀態，即表明該串并-并串接ロ已經成功從該高速串行數據流中恢復出恢復時鐘，該時鐘檢測裝置102隨即檢測該恢復時鐘是否穩定。當所述恢復時鐘的狀態穩定吋，時鐘切換裝置103將參考時鐘從本地參考時鐘切換為所述恢復時鐘。具體地，當該時鐘檢測裝置102檢測出該恢復時鐘的狀態穩定，則該時鐘切換裝置103將參考時鐘從本地參考時鐘切換為該恢復時鐘。在此,該本地參考時鐘由本地晶體振蕩器生成；該參考時鐘為提供給鎖相環的參考時鐘。隨后，該鎖相環根據該參考時鐘，生成系統時鐘，并將該系統時鐘提供至該從端CPRI接ロ。優選地，切換設備I還包括數據檢測裝置(未示出)，該數據檢測裝置檢測所述從端CPRI接ロ的數據接收狀態；其中，當所述接ロ狀態為預定狀態，時鐘檢測裝置102結合所述數據接收狀態，檢測所述恢復時鐘是否穩定。具體地，數據檢測裝置檢測該從端CPRI接ロ的數據接收狀態，當該數據接收狀態為正常狀態，或該數據接收的誤碼率在預定范圍之內，表示該從端CPRI接ロ的數據接收狀態正常，則隨后，時鐘檢測裝置102根據該從端CPRI接ロ的數據接收狀態為正常，再結合接ロ檢測裝置101所檢測出的該從端CPRI接ロ的接ロ狀態為預定狀態，檢測該恢復時鐘是否穩定；當該恢復時鐘穩定時，時鐘切換裝置103將參考時鐘從本地參考時鐘切換為所述恢復時鐘。優選地，切換設備I還包括重置裝置(未示出)，該重置裝置根據所述參考時鐘的時鐘切換，重置所述從端CPRI接ロ所對應的FPGA。具體地，重置裝置根據該參考時鐘的時鐘切換，重置該從端CPRI接ロ所對應的FPGA，如重置該FPGA中的串并-并串轉換器，以重新接收來自控制板/CPRI主接ロ的高速數據流。例如，當對該提供至鎖相環的參考時鐘進行切換之后，該鎖相環所生成的系統時鐘也將變化，則重置裝置根據該變化后的系統時鐘，重置該CPRI接ロ所對應的FPGA，隨后，該切換設備I再檢測從端CPRI接ロ的接ロ狀態所對應的恢復時鐘；進ー步地，該切換設備I檢測該從端CPRI接ロ的數據接收狀態是否正常，若該接收狀態正常，則結束操作，若該接收狀態不正常，則該切換設備I重復執行接ロ檢測裝置101、時鐘檢測裝置102和時鐘切換裝置103所執行的操作。圖2示出根據本發明一個優選實施例的用于在CPRI接口中切換時鐘的設備示意圖；該切換設備I包括所述從端CPRI接ロ所對應的FPGA，如該FPGA中所包括的時鐘轉換控制器執行該切換設備I如上所述的操作。如圖2所示，該時鐘轉換控制器檢測從端CPRI接ロ的接ロ狀態，當該接ロ狀態為預定狀態，即表明該串井-井串接ロ已經成功從該高速串行數據流中恢復出恢復時鐘frec_ref,該時鐘轉換控制器隨即檢測該恢復時鐘し。—M是否穩定，并基于鎖相環的鎖定信號(Lock)，決定參考時鐘是否從本地參考時鐘f\。。切換為該恢復時鐘。如當該時鐘轉換控制器決定將切換該參考時鐘fMf，則該時鐘轉換控制器輸出低電平信號，該參考時鐘fMf即從本地參考時鐘も。。M切換為該恢復時鐘fM。;若該時鐘轉換控制器決定仍然使用fMf，則該時鐘轉換控制器輸出高電平信號。圖3示出根據本發明ー個方面的用于在CPRI接口中切換時鐘的設備示意圖。在步驟SI中，切換設備I檢測從端CPRI接ロ的接ロ狀態。具體地，在步驟SI中，切換設備I檢測從端CPRI接ロ的接ロ狀態，如檢測該接ロ狀態是否為預定狀態，即，檢測該CPRI接ロ所對應的FPGA中的串并-并串接ロ是否從接收到的控制板的高速串行數據流中恢復出恢復時鐘。當所述接ロ狀態為預定狀態，在步驟S2中，切換設備I檢測恢復時鐘是否穩定。具體地，在步驟S2中，切換設備I根據在步驟SI中所檢測出的接ロ狀態，當該接ロ狀態為預定狀態，即表明該串并-井串接ロ已經成功從該高速串行數據流中恢復出恢復時鐘，在步驟S2中，切換設備I隨即檢測該恢復時鐘是否穩定。當所述恢復時鐘的狀態穩定時，在步驟S3中，切換設備I將參考時鐘從本地參考時鐘切換為所述恢復時鐘。具體地，當在步驟S2中，切換設備I檢測出該恢復時鐘的狀態穩定，則在步驟S3中，切換設備I將參考時鐘從本地參考時鐘切換為該恢復時鐘。在此，該本地參考時鐘由本地晶體振蕩器生成；該參考時鐘為提供給鎖相環的參考時鐘。隨后，該鎖相環根據該參考時鐘，生成系統時鐘,并將該系統時鐘提供至該從端CPRI接ロ。優選地，在步驟S4 (未示出)中，切換設備I檢測所述從端CPRI接ロ的數據接收狀態；其中，當所述接ロ狀態為預定狀態，在步驟S2中，切換設備I結合所述數據接收狀態，檢測所述恢復時鐘是否穩定。具體地，在步驟S4中，切換設備I檢測該從端CPRI接ロ的數據接收狀態，當該數據接收狀態為正常狀態，或該數據接收的誤碼率在預定范圍之內，表示該從端CPRI接ロ的數據接收狀態正常，則隨后，在步驟S2中，切換設備I根據該從端CPRI接ロ的數據接收狀態為正常，再結合在步驟SI中所檢測出的該從端CPRI接ロ的接ロ狀態為預定狀態，檢測該恢復時鐘是否穩定；當該恢復時鐘穩定時，在步驟S3中，切換設備I將參考時鐘從本地參考時鐘切換為所述恢復時鐘。優選地，在步驟S5(未示出)中，切換設備I根據所述參考時鐘的時鐘切換，重置所述CPRI接ロ所對應的FPGA。具體地，在步驟S5中，切換設備I根據該參考時鐘的時鐘切換，重置該CPRI接ロ所對應的FPGA，如重置該FPGA中的串并-并串轉換器，以重新接收來自控制板/CPRI主接ロ的高速數據流。例如，當對該提供至鎖相環的參考時鐘進行切換之后，該鎖相環所生成的系統時鐘也將變化，則在步驟S5中，切換設備I根據該變化后的系統時鐘，重置該CPRI接ロ所對應的FPGA，隨后，該切換設備I再檢測從端CPRI接ロ的接ロ狀態所對應的恢復時鐘；進ー步地，該切換設備I檢測該從端CPRI接ロ的數據接收狀態是否正常，若該接收狀態正常，則結束操作，若該接收狀態不正常，則該切換設備I重復步驟S1、S2 和 S3。對于本領域技術人員而言，顯然本發明不限于上述示范性實施例的細節，而且在不背離本發明的精神或基本特征的情況下，能夠以其他的具體形式實現本發明。因此，無論從哪一點來看，均應將實施例看作是示范性的，而且是非限制性的，本發明的范圍由所附權利要求而不是上述說明限定，因此g在將落在權利要求的等同要件的含義和范圍內的所有變化涵括在本發明內。不應將權利要求中的任何附圖標記視為限制所涉及的權利要求。此夕卜，顯然“包括” ー詞不排除其他単元或步驟，單數不排除復數。裝置權利要求中陳述的多個單元或裝置也可以由ー個單元或裝置通過軟件或者硬件來實現。第一，第二等詞語用來表示名稱，而并不表示任何特定的順序。
權利要求
1.ー種在CPRI接口中進行時鐘切換的方法，其中，該方法包括: a檢測從端CPRI接ロ的接ロ狀態； b當所述接ロ狀態為預定狀態，檢測恢復時鐘的狀態是否穩定；c當所述恢復時鐘的狀態穩定,將待提供至鎖相環的參考時鐘從本地參考時鐘切換為所述恢復時鐘。
2.根據權利要求1所述的方法，其中，該方法還包括: -檢測所述從端CPRI接ロ的數據接收狀態； 其中，所述步驟b包括: -當所述接ロ狀態為預定狀態，結合所述數據接收狀態，檢測所述恢復時鐘是否穩定。
3.根據權利要求1或2所述的方法，其中，該方法還包括: -根據所述參考時鐘的時鐘切換，重置所述從端CPRI接ロ所對應的FPGA。
4.根據權利要求1至3所述的方法，其中，該方法由所述從端CPRI接ロ所對應的FPGA執行。
5.ー種在CPRI接口中進行時鐘切換的切換設備，其中，該設備包括: 接ロ檢測裝置，用于檢測從端CPRI接ロ的接ロ狀態； 時鐘檢測裝置，用于當所述接ロ狀態為預定狀態，檢測恢復時鐘的狀態是否穩定； 時鐘切換裝置，用于當所述恢復時鐘的狀態穩定，將待提供至鎖相環的參考時鐘從本地參考時鐘切換為所述恢復時鐘。
6.根據權利要求1所述的切換設備，其中，該設備還包括: 數據檢測裝置，用于檢測所述從端CPRI接ロ的數據接收狀態； 其中，所述時鐘檢測裝置用干: -當所述接ロ狀態為預定狀態，結合所述數據接收狀態，檢測所述恢復時鐘是否穩定。
7.根據權利要求5或6所述的切換設備，其中，該設備還包括: 重置裝置，用于根據所述參考時鐘的時鐘切換，重置所述從端CPRI接ロ所對應的FPGA。
8.根據權利要求5至7所述的切換設備，其中，該設備包括所述從端CPRI接ロ所對應的 FPGA。
全文摘要
本發明的目的是提供一種用于在CPRI接口中切換時鐘的方法與設備；通過檢測從端CPRI接口的接口狀態；當所述接口狀態為預定狀態，檢測恢復時鐘的狀態是否穩定；當所述恢復時鐘的狀態穩定，將待提供至鎖相環的參考時鐘從本地參考時鐘切換為所述恢復時鐘。與現有技術相比，本發明在系統運行時，由FPGA自身檢測恢復時鐘，當發現時鐘異常時，及時切換時鐘，使得基站BBU模塊具有恢復能力，該鎖相環不會發生失鎖的情況，增強了時鐘系統的穩定性。
文檔編號H04W56/00GK103139899SQ20111039064
公開日2013年6月5日 申請日期2011年11月30日 優先權日2011年11月30日
發明者何虎剛, 周代彬 申請人:上海貝爾股份有限公司