專利名稱：一種mvb網絡的數據檢測設備及方法
技術領域：
本申請涉及通信技術領域，特別是涉及一種MVB網絡的數據檢測設備及方法。
背景技術：
1999 年 6 月，TCN(Train Communication Network,列車通信網絡)標準草案 IEC61375-1正式成為國際標準。2007年4月IEC61375-1進行了修訂，發布了第2版，同時也發布了 IEC61375-2列車通信網絡兼容性測試標準。該標準將通信網絡分成用于連接各節可動態編組的車輛的列車級通信網絡WTB (Twisted Train Bus，絞線式列車總線)和用于連接車輛內固定設備的車輛通信網絡MVB (Multifunctional Vehicle Bus，多功能列車總線)。目前國內的CRH(China Railways High-speed，中國高速鐵路)系列動車組中， CRHUCRH3和CRH5均采用基于TCN標準構成列車通信與控制系統。還有很多已建、在建和即將建設開通的地鐵列車都采用基于MVB標準的網絡控制系統。但目前國內的地鐵車輛和高速列車大都是直接采購國外整套控制網絡設備，在整車調試時無法實現透明化，運行中由于控制網絡出現的故障，難以找到真正的問題根源，其維護維修十分困難。所以對MVB網絡的數據進行有效檢測是設計實施、運營維護以及檢修維修控制系統的必備手段。為了解決上述問題，現有的MVB網絡檢測設備，通常采用專用的MVB控制器控制核心的MVB網絡，MVB控制器會通過PC104總線與CPU (Central Processing Unit,中央處理單元)連接，CPU再通過通信接口(例如，以太網和RS232串口等)與計算機連接，在計算機中安裝專用的數據分析軟件來分析數據。此時數據需要通過PC104總線從MVB控制器傳輸給CPU，通過CPU對數據進行解析、轉換后，再通過通信接口傳輸給計算機，計算機通過數據分析軟件對數據進行分析處理。由上述可知，數據需要通過一系列的解析、轉換處理，才會傳到計算機中會耗費比較長的時間，導致數據傳輸速率非常低。傳輸到計算機后才能進行分析，數據處理的實時性非常低。
發明內容
本申請提供了一種MVB網絡的數據檢測設備及方法，以解決原有MVB網絡的數據檢測設備傳輸速率低，數據處理實時性差的問題。為了解決上述問題，本申請公開了一種MVB網絡的數據檢測設備，包括FPGA控制器、USB控制器、USB總線接口和MVB物理接口，其中，所述的FPGA控制器用于完成MVB協議控制及網絡錯誤分析，包括MVB協議控制模塊、錯誤分析模塊和USB接口控制模塊；所述的MVB協議控制模塊通過內部總線連接錯誤分析模塊和USB接口控制模塊， 包括MVB接口 IP核子模塊和內部存儲器子模塊；所述的錯誤分析模塊通過內部總線，分別連接MVB協議控制模塊和USB接口控制模塊；USB接口控制模塊封裝了讀寫USB控制器的相關時序，通過內部總線分別連接MVB 協議控制模塊和錯誤分析模塊。所述USB控制器包括FIFO模塊和SIE模塊，FIFO模塊通過內部總線連接SIE模塊；FPGA控制器的MVB協議控制模塊通過MVB物理接口連接MVB網絡；FPGA控制器的USB接口控制模塊連接USB控制器的FIFO模塊；USB控制器的SIE模塊通過USB總線接口連接上位機。優選的，所述MVB物理接口具有兩路冗余結構，包括介質切換電路，所述介質切換電路用于根據MVB網絡的介質，選擇相應的介質切換電路。優選的，所述的系統還包括實時時鐘電路，其中，實時時鐘電路連接FPGA控制器，用于提供實時時鐘。優選的，所述的系統還包括復位電路，其中，復位電路分別連接FPGA控制器和 USB控制器，用于提供復位信號。優選的，所述的系統還包括電源電路，其中，電源電路分別連接FPGA控制器、USB 控制器和上位機，用于提供供電電壓。相應的本申請還公開了一種MVB網絡的數據檢測方法，包括FPGA控制器中的MVB接口 IP核子模塊捕獲MVB網絡數據的數據包并進行解碼；若解碼后數據包為完整的數據包，則將所述MVB網絡數據解析為標準數據；若解碼后數據包為不完整的數據包，則通過錯誤分析模塊處理得到相應的錯誤信息；將所述標準數據，或，錯誤信息發送至USB控制器；當USB控制器檢測到上位機的請求并有待發送數據時，通過USB總線將USB控制器中的標準數據或錯誤信息傳輸給上位機。優選的，FPGA控制器中的MVB接口 IP核子模塊捕獲MVB網絡數據的數據包并進行解碼之前，還包括根據MVB網絡實際采用的介質，選擇MVB物理接口中相應的介質切換電路。優選的，將所述標準數據，或，錯誤信息發送至USB控制器之前，還包括從實時時鐘電路獲取的當前時刻的實時時鐘。優選的，將所述標準數據或錯誤信息發送至USB控制器，包括將所述標準數據與當前時刻的實時時鐘打包發送至USB控制器，或，將所述錯誤信息與當前時刻的實時時鐘打包發送至USB控制器。與現有技術相比，本申請包括以下優點本申請提供了一種MVB網絡的數據檢測設備及方法，所述的裝置包括USB控制器、 FPGA控制器、USB總線接口和MVB物理接口。其中，FPGA控制器的MVB協議控制模塊通過 MVB物理接口連接MVB網絡，并捕獲MVB網絡傳輸的數據包，若進一步分析為完整數據，則將數據通過USB控制器傳送到上位機；若為不完整的數據包，則通過FPGA控制器的錯誤分析模塊進行處理，然后將錯誤信息通過USB控制器傳送到上位機。本申請所述的設備能夠通過FPGA控制器實現對MVB網絡數據進行實時處理、分析，數據處理效率高，節省時間。并可以通過USB串口高速傳送至上位機，無需采用CPU控制的數據傳輸模式，快速的上報錯誤信息和正確數據。
圖1是本申請實施例所述一種MVB網絡的數據檢測設備結構圖；圖2是本申請實施例所述一種MVB網絡的數據檢測方法流程圖；圖3是本申請優選實施例所述一種MVB網絡的數據檢測方法流程圖。
具體實施例方式為使本申請的上述目的、特征和優點能夠更加明顯易懂，下面結合附圖和具體實施方式
對本申請作進一步詳細的說明。目前國內的地鐵車輛和高速列車在整車調試時無法實現透明化，運行中由于控制網絡出現的故障，難以找到真正的問題根源，其維護維修十分困難。所以對MVB網絡的數據進行有效檢測是設計實施、運營維護以及檢修維修控制系統的必備手段。現有的MVB網絡檢測設備，通常采用專用的MVB控制器控制核心的MVB網絡，MVB 控制器會通過PC104總線與CPU (Central Processing Unit，中央處理單元)連接，CPU再通過以太網與計算機連接，在計算機中安裝專用的數據分析軟件來分析數據。由上述可知，數據需要通過一系列的解析、轉換處理，才會傳到計算機中會耗費比較長的時間，導致數據傳輸速率非常低。并且還存在網絡狀態不穩定等因素，進一步導致數據傳輸延遲，傳輸到計算機后才能進行分析，數據處理的實時性非常低。本申請提供了一種MVB網絡的數據檢測設備及方法，能夠對MVB網絡數據進行實時處理、分析，數據處理效率高，節省時間，并可以通過USB串口高速傳送至上位機，快速的上報錯誤信息和正確數據。參照圖1，給出了本申請實施例所述一種MVB網絡的數據檢測設備結構圖。本申請提供一種MVB網絡的數據檢測設備，包括FPGA控制器11、USB控制器12、 USB總線接口 13、MVB物理接口 14，實時時鐘電路15、復位電路16和電源電路17，其中，所述的FPGA控制器11用于完成MVB協議控制及網絡錯誤分析，主要包括晶振電路、復位電路及JTAG(Joint Test Action Group，聯合測試行為組織)下載電路。包括MVB 協議控制模塊111、錯誤分析模塊112和USB接口控制模塊113，負責將MVB總線的所有信息按照TCN標準協議進行解碼，并能夠監測MVB網絡通信狀態實現網絡數據傳輸錯誤檢測分析，同時實現與USB控制器的數據通信。其中，USB為Universal Serial BUS通用串行總線，是一個外部總線標準，用于規范電腦與外部設備的連接和通訊。FPGA為Field-Programmable Gate Array，現場可編程門陣列。JTAG為Joint Test Action Group，聯合測試行為組織。FPGA控制器11的MVB協議控制模塊111通過MVB物理接口 14連接MVB網絡。所述的MVB協議控制模塊111與MVB網絡實現通訊功能，通信數據包括過程數據、 消息數據、監視數據等，符合IEC61375-1標準的相關規定。并且通過內部總線連接錯誤分析模塊112和USB接口控制模塊113，包括MVB接口 IP核子模塊1111和內部存儲器子模塊1112。其中，MVB接口 IP核1111中包括MVB數據的編/解碼模塊，在本申請所述的設備與網絡連接后，編/解碼模塊能夠實時捕獲MVB網絡上的數據包并進行解碼，根據 IEC61375-1標準的相關規定，可以判斷接收的數據包是否為完整的正常數據包。其中，IP 為 Intellectual Property,知識產權。所述的錯誤分析模塊112用于完成幀數據的錯誤檢測及分析，通過內部總線分別連接MVB協議控制模塊111和USB接口控制模塊113。在IEC61357-1標準中規定了信號的編碼，CRC校驗(Cyclic Redundancy Check，循環冗余校驗碼)，主從幀數據的完整性 (IEC61357-1標準中規定了主幀數據長度和從幀數據長度)和主從幀數據的響應時間。因此錯誤分析模塊112根據上述規定，檢測MVB網絡傳輸的幀數據長度是否符合規定等，實現對幀數據的錯誤檢測及分析。USB接口控制模塊113封裝了讀寫USB控制器的相關時序，通過內部總線分別連接MVB協議控制模塊111和錯誤分析模塊112，接收MVB協議控制模塊111和錯誤分析模塊 112傳送的數據，并且發送數據到USB控制器12，同時接收USB控制器12傳送的消息。FPGA控制器11的USB接口控制模塊113連接USB控制器12的FIFO模塊121。USB控制器12的SIE模塊122通過USB總線接口 13連接上位機，實現與上位機的數據交換。所述USB 控制器 12 包括 FIFO 模塊 121 和 SIE 模塊 122，FIFO (First Input First Output，先入先出)模塊121通過內部總線連接SIE模塊122。其中，SIE (Serial Interface Engine，串行接口引擎)是USB外設最重要的硬件組成部分之一。USB控制器12工作在無需CPU參與控制的Slave FIFO模式，FPGA控制器11負責 USB應用層數據的處理，FIFO模塊121是FPGA控制器11和SIE模塊122之間通信的橋梁。 SIE模塊122把從計算機接收到的數據包放在FIFO模塊121的緩沖區中供FPGA控制器11 讀取；FPGA控制器11把需要發送的數據存放在FIFO模塊121的緩沖區中供SIE模塊122 讀取并發送到上位機。具體實現中，FPGA控制器11可以通過自定義1/0(input/output即輸入輸出端口 )引腳分別與USB控制器12的引腳相連，所述引腳為IFCLK、FIF0ADR[1 0]、FLAGA、 FLAGB, FLAGC, SLOE、SLRD, SLWR, FD [15:0]、HiTEND，其中各個引腳的功能屬于現有技術，不是本申請的重點，因此不具體論述。所述MVB物理接口 14具有兩路冗余結構，實現MVB網絡與MVB協議控制模塊111 的通信。可以包括MVB物理層電平轉換電路、變壓器隔離電路、光纖驅動電路和介質切換電路，其中，在IEC61375-1標準中規定了 ESD/EMD/0GF三種介質，本申請所述的設備在啟動時，MVB物理接口 14中的介質切換電路可以根據MVB網絡的介質選擇相應的介質切換電路。其中，ESD 為 Electrical Short Distance，電氣短距離；EMD為 Electrical Middle Distance，電氣中距離；OGF 為 Optical Glass Fibre，光纖。實時時鐘15電路連接FPGA控制器11，用于提供實時時鐘。復位電路16分別連接FPGA控制器11和USB控制器12，用于提供復位信號；
電源電路17分別連接FPGA控制器11、USB控制器12和上位機，用于提供供電電壓。其中，電源電路通過USB電纜與上位機相連后，可以通過USB電纜給整個MVB網絡的數據檢測設備供電，實現設備的自供電功能。其中，圖1中單向箭頭代表單向通信，雙向箭頭代表雙向通信。綜上所述，本申請提供了一種MVB網絡的數據檢測設備，所述的裝置包括USB控制器、FPGA控制器、USB總線接口和MVB物理接口。其中，FPGA控制器的MVB協議控制模塊通過MVB物理接口連接MVB網絡，并捕獲MVB網絡傳輸的數據包，若進一步分析為完整數據， 則將數據通過USB控制器傳送到上位機；若為不完整的數據包，則通過FPGA控制器的錯誤分析模塊進行處理，然后將錯誤信息通過USB控制器傳送到上位機。本申請所述的設備能夠對MVB網絡數據進行實時處理、分析，數據處理效率高，節省時間，并可以通過USB串口高速傳送至上位機，快速的上報錯誤信息和正確數據。參照圖2，給出了本申請實施例所述一種MVB網絡的數據檢測方法流程圖。相應的，本申請還提供了一種MVB網絡的數據檢測方法，可以實現多任務的并行處理，包括步驟101，FPGA控制器中的MVB接口 IP核子模塊捕獲MVB網絡數據的數據包并進行解碼；MVB接口 IP核1111中包括MVB數據的編/解碼模塊，在本申請所述的設備與網絡連接后，編/解碼模塊能夠實時捕獲MVB網絡上的數據包并進行解碼。根據IEC61375-1標準的相關規定，可以判斷接收的數據包是否為完整的正常數據包。若解碼后數據包為完整的數據包，則執行步驟13 ；若解碼后數據包為不完整的數據包，則執行步驟14。其中，所述完整的數據包為完整并且符合IEC61375-1標準規定的數據包。所述不完整的數據包為不完整，或不符合IEC61375-1標準規定的數據包。步驟102，將所述MVB網絡數據解析為標準數據；上述步驟中，若解碼后數據包為完整的數據包時，可以進一步解析為標準數據。當然在具體實施中，對于解碼后是完整的數據包的情況，可以直接解碼成標準數據，此處是具體實施中的一種方式，不應理解為是對本申請的限制。步驟103，通過錯誤分析模塊處理得到相應的錯誤信息；錯誤分析模塊根據IEC61357-1標準中的規定，可以檢測MVB網絡傳輸的幀數據長度及響應時間等是否符合規定，實現對幀數據的錯誤檢測及分析，得到相應的錯誤信息。步驟104，將所述標準數據，或，錯誤信息發送至USB控制器；當USB控制器檢測到上位機的請求并有待發送數據時，執行步驟15，否則繼續等
IvTo步驟105，通過USB總線將USB控制器中的標準數據或錯誤信息傳輸給上位機。優選的，步驟101之前還包括根據MVB網絡實際采用的介質，選擇MVB物理接口中相應的介質切換電路；在IEC61375-1標準中規定了 ESD/EMD/0GF三種介質，本申請所述的設備在啟動時，MVB物理接口 14中的介質切換電路可以根據MVB網絡的介質選擇相應的介質切換電路。優選的，將所述標準數據，或，錯誤信息發送至USB控制器之前，還包括
從實時時鐘電路獲取的當前時刻的實時時鐘。優選的，將所述標準數據或錯誤信息發送至USB控制器，包括將所述標準數據與當前時刻的實時時鐘打包發送至USB控制器，或，將所述錯誤信息與當前時刻的實時時鐘打包發送至USB控制器。上述論述中獲取了當前時刻的實時時鐘，因此可以將實時時鐘與所述標準數據構成一個數據包，或將實時時鐘與所述錯誤信息構成一個數據包，發送至USB控制器。參照圖3，給出了本申請優選實施例所述一種MVB網絡的數據檢測方法流程圖。步驟21，介質選擇；根據MVB網絡的介質選擇相應的介質切換電路。步驟22，連接上位機和MVB網絡；將本申請所述的設備的USB端的USB總線接口通過USB電纜連接至上位機。MVB 端通過MVB物理接口及MVB電纜連接至MVB總線，與MVB網絡實現連接。下面的步驟具體可以包括步驟23，FPGA控制器處理過程；步驟24，USB控制器處理過程，其中，FPGA控制器和USB控制器是并行處理的。FPGA控制器的處理流程步驟231，FPGA控制器初始化；步驟232，MVB接口 IP核捕獲MVB網絡數據包并解碼；步驟233，判斷數據包是否為完整數據包；若是，則執行步驟234，若否，則執行步驟235。步驟234，解析為標準數據，并輸出；步驟235，執行錯誤分析處理，并輸出錯誤信息；步驟236，獲取實時時鐘電路的當前時刻；步驟237，送入USB控制器的FIFO模塊；將上述步驟234中解析的標準數據和步驟236獲取的當前時刻構成一個數據包， 送入USB控制器的FIFO模塊。或，將上述步驟235中分析的錯誤信息和步驟236獲取的當前時刻構成一個數據包，送入USB控制器的FIFO模塊。數據送入FIFO模塊后，繼續執行步驟232。USB控制器的處理流程步驟M1，USB控制器初始化；步驟M2，檢測是否有上位機發送的讀取請求；若是，則執行步驟M3，若否，則繼續執行步驟M2。步驟M3，FIFO模塊是否有待發送的數據包；若是，則執行步驟對5，若否，則執行步驟M4。步驟M4，判斷是否超時等待；若是，則執行步驟對2，若否，則執行步驟M3。步驟M5，將數據包通過USB電纜發送至上位機。數據發送完畢后，繼續執行步驟242。對于方法實施例而言，由于其與設備實施例基本相似，所以描述的比較簡單，相關之處參見設備實施例的部分說明即可。本說明書中的各個實施例均采用遞進的方式描述，每個實施例重點說明的都是與其他實施例的不同之處，各個實施例之間相同相似的部分互相參見即可。以上對本申請所提供的一種MVB網絡的數據檢測設備及方法，進行了詳細介紹， 本文中應用了具體個例對本申請的原理及實施方式進行了闡述，以上實施例的說明只是用于幫助理解本申請的方法及其核心思想；同時，對于本領域的一般技術人員，依據本申請的思想，在具體實施方式
及應用范圍上均會有改變之處，綜上所述，本說明書內容不應理解為對本申請的限制。
權利要求
1.一種MVB網絡的數據檢測設備，其特征在于，包括FPGA控制器、USB控制器、USB總線接口和MVB物理接口，其中，所述的FPGA控制器用于完成MVB協議控制及網絡錯誤分析，包括MVB協議控制模塊、 錯誤分析模塊和USB接口控制模塊；所述的MVB協議控制模塊通過內部總線連接錯誤分析模塊和USB接口控制模塊，包括 MVB接口 IP核子模塊和內部存儲器子模塊；所述的錯誤分析模塊通過內部總線，分別連接MVB協議控制模塊和USB接口控制模塊；USB接口控制模塊封裝了讀寫USB控制器的相關時序，通過內部總線分別連接MVB協議控制模塊和錯誤分析模塊。所述USB控制器包括FIFO模塊和SIE模塊，FIFO模塊通過內部總線連接SIE模塊； FPGA控制器的MVB協議控制模塊通過MVB物理接口連接MVB網絡； FPGA控制器的USB接口控制模塊連接USB控制器的FIFO模塊； USB控制器的SIE模塊通過USB總線接口連接上位機。
2.根據權利要求1所述的設備，其特征在于，所述MVB物理接口具有兩路冗余結構，包括介質切換電路，所述介質切換電路用于根據MVB網絡的介質，選擇相應的介質切換電路。
3.根據權利要求1所述的設備，其特征在于，還包括實時時鐘電路，其中，實時時鐘電路連接FPGA控制器，用于提供實時時鐘。
4.根據權利要求1所述的設備，其特征在于，還包括復位電路，其中，復位電路分別連接FPGA控制器和USB控制器，用于提供復位信號。
5.根據權利要求1所述的設備，其特征在于，還包括電源電路，其中，電源電路分別連接FPGA控制器、USB控制器和上位機，用于提供供電電壓。
6.一種MVB網絡的數據檢測方法，其特征在于，包括FPGA控制器中的MVB接口 IP核子模塊捕獲MVB網絡數據的數據包并進行解碼； 若解碼后數據包為完整的數據包，則將所述MVB網絡數據解析為標準數據； 若解碼后數據包為不完整的數據包，則通過錯誤分析模塊處理得到相應的錯誤信息； 將所述標準數據，或，錯誤信息發送至USB控制器；當USB控制器檢測到上位機的請求并有待發送數據時，通過USB總線將USB控制器中的標準數據或錯誤信息傳輸給上位機。
7.根據權利要求6所述的方法，其特征在于，FPGA控制器中的MVB接口IP核子模塊捕獲MVB網絡數據的數據包并進行解碼之前，還包括根據MVB網絡實際采用的介質，選擇MVB物理接口中相應的介質切換電路。
8.根據權利要求6所述的方法，其特征在于，將所述標準數據，或，錯誤信息發送至USB 控制器之前，還包括從實時時鐘電路獲取的當前時刻的實時時鐘。
9.根據權利要求8所述的方法，其特征在于，將所述標準數據或錯誤信息發送至USB控制器，包括將所述標準數據與當前時刻的實時時鐘打包發送至USB控制器，或，將所述錯誤信息與當前時刻的實時時鐘打包發送至USB控制器。
全文摘要
本申請提供了一種MVB網絡的數據檢測設備及方法。所述的設備包括FPGA控制器、USB控制器、USB總線接口和MVB物理接口。其中，FPGA控制器通過MVB物理接口連接MVB網絡，捕獲MVB網絡傳輸的數據包并解碼，若解碼為完整數據，則將數據通過USB控制器傳送到上位機；若解碼為不完整的數據包，則通過FPGA控制器的錯誤分析模塊進行處理，然后將錯誤信息通過USB控制器傳送到上位機。本申請所述的設備能夠通過FPGA控制器實現對MVB網絡數據進行實時處理、分析，數據處理效率高，節省時間。并可以通過USB串口高速傳送至上位機，無需采用CPU控制的數據傳輸模式，快速的上報錯誤信息和正確數據。
文檔編號H04L12/26GK102497290SQ201110363439
公開日2012年6月13日 申請日期2011年11月16日 優先權日2011年11月16日
發明者嚴翔, 宋娟, 王立德 申請人:北京交通大學