專利名稱：基于塑包鏈感應耦合的水下數據收發裝置的制作方法
技術領域：
本發明屬于水下有線通信技術領域，具體涉及一種以塑包鏈為傳輸介質的基于感應耦合的水下數據收發裝置。
背景技術：
與現有陸地通信方式類似，水下數據通信也可采用有線和無線方式實現。由于電磁波在水中衰減速度非常快，無法實現較長距離的無中繼無線通信，因而水下長距離無線通信幾乎全部依賴聲通信系統。然而在某些水下應用領域中，如監測浮標數據回收、水下傳感器布網等，在這些應用領域中，由于需要傳輸的數據量不大，若采用聲通信系統實現，則不僅成本過高，同時設備功耗大增，不利于監測浮標等自容式設備的長期無人值守工作。目前可以用于水下的通信方式中，有線通信系統方式通信距離遠、傳輸率較高，但操作困難且水下環境特殊，通信傳輸纜易斷，為保證通信安全將會大大增加成本；水下激光通信系統通信距離遠、傳輸率較高，但結構復雜、造價高，同時通信的方向性要求高；水下LED光學通信系統造價低、功耗低、傳輸距離較遠、但同樣存在方向性要求過高問題，若無相應裝置保證其探頭在較小的范圍內對準，則通訊性能將大幅下降甚至通訊中斷；水下非接觸磁耦合通信系統造價低、功耗低、對通信方向要求不高，是一種比較好的通信方式，但它的通信距離太短，對于浮標系統實際應用中的成本和穩定可靠性方面都有一定的影響。
發明內容
本發明的目的就是針對現有技術的不足，提供了一種以塑包鏈為傳輸介質的基于感應耦合的水下數據收發裝置。本發明包括電源電路、信號處理電路、發送電路、接收電路和磁電耦合環。電源電路給信號處理電路提供+3. 3伏電源，給接收電路提供+5伏和-5伏電源；信號處理電路通過RS-232串口接口標準與外部通信，信號處理電路給發送電路提供調制后的發送信號，發送電路將調制后的發送信號送給磁電耦合環發送出去，磁電耦合環感應到信號后送給接收電路，接收的信號經過接收電路處理后進入信號處理電路，信號處理電路將最終解調出來的數據信息通過RS-232串口接口標準與外部通信；
所述的電源電路包含一個一級電源轉換芯片、兩個二級電源轉換芯片、四個鉭電容、三個瓷片電容、兩個二極管、一個穩壓管、電感和保險絲，其中穩壓管為M伏的穩壓管、一級電源轉換芯片為National Semiconductor公司的LM2576S-5、第一二級電源轉換芯片為 Texas hstruments 公司的 TPS60403、第二二級電源轉換芯片為 Advanced MonolithicSystems 公司的 AMSl 117-3. 3 ；
保險絲的一端作為輸入端與9 35伏電壓源輸入相連，另一端分別與第一二極管的陽極、穩壓管的陰極連接，第一二極管的陰極與一級電源轉換芯片的1腳、第一鉭電容的正極連接，一級電源轉換芯片的2腳與第二二極管的陰極、電感的一端連接，電感的另一端與一級電源轉換芯片的4腳、第二鉭電容的正極連接，穩壓管的陽極、第二二極管的陽極、第一鉭電容的負極、第二鉭電容的負極、一級電源轉換芯片的3腳和5腳接地，第二鉭電容的正極作為+5伏電源輸出端；
第一二級電源轉換芯片的2腳、第二二級電源轉換芯片的1腳、第一瓷片電容的一端、第三鉭電容的正極分別與第二鉭電容的正極連接，第二瓷片電容的兩端分別與第一二級電源轉換芯片的3腳和5腳連接，第一二級電源轉換芯片的1腳與第三瓷片電容的一端連接，作為-5伏電源輸出端，第一瓷片電容的另一端、第三瓷片電容的另一端、第一二級電源轉換芯片的4腳接地；
第二二級電源轉換芯片的3腳與第四鉭電容的正極連接，作為+3. 3伏電源輸出端，第三鉭電容的負極、第四鉭電容的負極、第二二級電源轉換芯片的2腳接地。所述的信號處理電路包括CPLD芯片、電平轉換芯片、仿真調試接口、復位按鍵、晶振、五個濾波電容、六個瓷片電容、七個電阻，其中CPLD芯片為Altera公司的EPM570T144C5N、電平轉換芯片為Maxium公司的MAX3232、晶振為3. 3伏供電的54MHz有源晶振、仿真調試接口為十插針封裝JTlO ；
五個濾波電容并聯后的一端接電源電路的+3. 3伏電源輸出端，并聯后的另一端接地，CPLD芯片的9腳、19腳、25腳、46腳、56腳、64腳、82腳、90腳、100腳、116腳、126腳、136腳接電源電路的+3. 3伏電源輸出端，CPLD芯片的10腳、17腳、26腳、47腳、54腳、65腳、83腳、92腳、99腳、115腳、128腳、135腳接地；
電平轉換芯片的6腳與第四瓷片電容的一端連接，第四瓷片電容的另一端接地，第五瓷片電容的兩端分別與電平轉換芯片的4腳和5腳連接，第六瓷片電容的兩端分別與電平轉換芯片的1腳和3腳連接，第七瓷片電容的一端與電平轉換芯片的2腳連接，第七瓷片電容的另一端、電平轉換芯片的16腳與電源電路的+3. 3伏電源輸出端連接，電平轉換芯片的15腳接地，電平轉換芯片的12腳連接CPLD芯片的3腳，電平轉換芯片的11腳連接CPLD芯片的4腳，電平轉換芯片的13腳作為數據輸入腳、14腳作為數據輸出腳；
第一電阻的一端與仿真調試接口的1腳、CPLD芯片的35腳連接，第二電阻的一端與仿真調試接口的3腳、CPLD芯片的36腳連接，第三電阻的一端與仿真調試接口的5腳、CPLD芯片的33腳連接，第四電阻的一端與仿真調試接口的9腳、CPLD芯片的34腳連接，第一電阻的另一端、仿真調試接口的2腳和10腳接地，第二電阻的另一端、第三電阻的另一端、第四電阻的另一端、仿真調試接口的4腳與電源電路的+3. 3伏電源輸出端連接；
復位按鍵的一端與第五電阻的一端、第八瓷片電容的一端、CPLD芯片的61腳連接，第五電阻的另一端與電源電路的+3. 3伏電源輸出端連接，復位按鍵的另一端和第八瓷片電容的另一端接地；
晶振的3腳與第六電阻的一端、第七電阻的一端連接，第六電阻的另一端與CPLD芯片的91腳連接，第七電阻的另一端、第九瓷片電容的一端、晶振的4腳與電源電路的+3. 3伏電源輸出端連接，第九瓷片電容的另一端、晶振的2腳接地。所述的發送電路包括第八電阻和第三二極管，第八電阻的一端與信號處理電路中的CPLD芯片的93腳連接，第八電阻的另一端與第三二極管的陽極連接。所述的磁電耦合環包括漆包線圈和鐵氧體磁環；所述的鐵氧體磁環為兩個等徑的半圓環對接構成的圓環形磁環，兩個半圓環對接處留有間隙；所述的漆包線圈為纏繞而構成的線圈，漆包線圈套在鐵氧體磁環中的一個半圓環上，漆包線圈的一個接線頭接地，另一個接線頭與第三二極管D4的陰極連接。所述的接收電路包括四個運算放大芯片、一個比較芯片、十四個電阻、五個瓷片電容和一個聚丙烯電容，其中四個運算放大芯片采用Anolog Devices公司的0P37，比較芯片采用Philips公司的LM393 ；
聚丙烯電容的一端與第一運算放大芯片的3腳和第三二極管D4的陰極連接，作為接受信號輸入端，聚丙烯電容的另一端接地，第一運算放大芯片的2腳與第九電阻的一端、第十電阻的一端連接，第九電阻的另一端接地，第十電阻的另一端與第一運算放大芯片的6腳、第十一電阻的一端連接，第一運算放大芯片的4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；
第十一電阻的另一端與第十二電阻的一端、第十瓷片電容的一端、第十一瓷片電容的一端連接，第十二電阻的另一端接地，第十瓷片電容的另一端、十三電阻的一端、十四電阻的一端與第二運算放大芯片的6腳連接，第十一瓷片電容的另一端、十三電阻的另一端與第二運算放大芯片的2腳連接，第二運算放大芯片的3腳接地、4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；
第十四電阻的另一端與第十五電阻的一端、第十二瓷片電容的一端、第十三瓷片電容的一端連接，第十五電阻的另一端接地，第十二瓷片電容的另一端、第十六電阻的一端與第三運算放大芯片的6腳連接，第十三瓷片電容的另一端、第十六電阻的另一端與第三運算放大芯片的2腳連接，第三運算放大芯片的3腳接地、4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；
第四運算放大芯片的3腳與第三運算放大芯片的6腳連接，第十七電阻的一端、第十八電阻的一端與第四運算放大芯片的2腳連接，第十七電阻的另一端接地，第十八電阻的另一端、第十九電阻的一端與第四運算放大芯片的6腳連接，第四運算放大芯片的4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；
第十九電阻的另一端和第十四瓷片電容的一端與比較芯片的3腳連接，第十四瓷片電容的另一端接地，比較芯片的8腳和第二十電阻的一端與電源電路的+5伏電源輸出端連接，比較芯片的1腳和第二十電阻的另一端與第二十一電阻的一端連接，第二十一電阻的另一端與第二十二電阻的一端連接，作為接受信號經過接受電路的輸出端，該信號輸出端與信號處理電路中的CPLD芯片的103腳連接，第二十二電阻的另一端接地，比較芯片的2腳、4腳、5腳和6腳接地。本發明的耦合數據收發裝置可以實現水下長距離半雙工通信，具有體積小、功耗低，可長距離通信優點，而且在塑包纜上直接掛載的安裝方式不存在漏水影響，安全、靈活，利于實現垂直剖面任意位置、長距離、多種傳感器的實時數據傳遞，滿足某些特定水下應用領域中數據傳輸的長距離、低成本、低功耗和高可靠性要求。本發明的水下數據收發裝置的傳輸介質，僅為一根結實可靠的塑包鏈，因而通信雙方位置可以任意變化，既保證了數據通信的可靠性，同時也保障了水下設備的靈活性和安全性。此外，對于同一條塑包鏈上，可以掛載多個該水下數據收發裝置，而且其掛載或拆卸方便，其中一個收發裝置出現故障不會影響整個系統的工作，這些特點非常有利于水下傳感器布網監測的實現。除此之外，該裝置還具有成本低、功耗小等一系列優點，與水聲通訊、水下光學通訊等技術相比，更加適合應用于海洋監測浮標數據回收、水下傳感器布網等應用環境。
圖1為發明的結構示意圖2為圖1中的電源電路結構示意圖；圖3為圖1中的信號處理電路結構示意圖；圖4為圖1中的發送電路結構示意圖；圖5為圖1中的磁電耦合環結構示意圖；圖6為圖1中的接收電路結構示意圖；圖7為該水下數據收發裝置工作示意圖。
具體實施例方式如圖1所示，一種基于塑包鏈感應耦合的水下數據收發裝置包括電源電路1、信號處理電路2、發送電路3、接收電路5和磁電耦合環4。電源電路1給信號處理電路2提供+3. 3伏電源，給接收電路5提供+5伏電源和_5伏電源。信號處理電路2通過RS-232串口接口標準與外部通信，信號處理電路2給發送電路3提供調制后的發送信號，發送電路3將調制后的發送信號送給磁電耦合環4發送出去，磁電耦合環4感應到信號后送給接收電路5，接收的信號經過接收電路5處理后進入信號處理電路2，信號處理電路2將最終解調出來的數據信息通過RS-232串口接口標準與外部通
fn °如圖2所示，電源電路1包含一個一級電源轉換芯片、兩個二級電源轉換芯片、四個鉭電容、三個瓷片電容、兩個二極管、一個穩壓管、電感和保險絲，其中穩壓管D2為M伏的穩壓管、一級電源轉換芯片ICl采用National Semiconductor公司的LM2576S-5、第一二級電源轉換芯片IC2采用Texas Instruments公司的TPS60403、第二二級電源轉換芯片IC3采用 Advanced Monolithic Systems 公司的 AMSl 117-3. 3 ；
保險絲Fl —端作為輸入端，與9 35伏電壓源輸入相連，保險絲Fl的另一端分別與第一二極管Dl的陽極、穩壓管D2的陰極連接，第一二極管Dl的陰極與一級電源轉換芯片ICl的1腳、第一鉭電容Cl的正極連接，一級電源轉換芯片ICl的2腳與第二二極管D3的陰極、電感Ll的一端連接，電感Ll的另一端與一級電源轉換芯片ICl的4腳、第二鉭電容C2的正極連接，穩壓管D2的陽極、第二二極管D3的陽極、第一鉭電容Cl的負極、第二鉭電容C2的負極、一級電源轉換芯片ICl的3腳和5腳接地，第二鉭電容C2的正極作為+5伏電源輸出端；
+5伏電源輸出端分別與第一二級電源轉換芯片IC2的2腳、第二二級電源轉換芯片IC3的1腳、第一瓷片電容C3的一端、第三鉭電容C6的正極連接，第二瓷片電容C4的兩端分別與第一二級電源轉換芯片IC2的3腳和5腳連接，第一二級電源轉換芯片IC2的1腳與第三瓷片電容C5的一端連接，作為-5伏電源輸出端，第一瓷片電容C3的另一端、第三瓷片電容C5的另一端、第一二級電源轉換芯片IC2的4腳接地；
第二二級電源轉換芯片IC3的3腳與第四鉭電容C7的正極連接，作為+3. 3伏電源輸出端，第三鉭電容C6的負極、第四鉭電容C7的負極、第二二級電源轉換芯片IC3的2腳接地。一級電源轉換芯片ICl的4腳連接電感Ll的一端和第二鉭電容C2的正極作為整個電源電路+5伏電源的輸出端；第一二級電源轉換芯片IC2的2腳作為一級電源+5伏電源的輸入端，第一二級電源轉換芯片IC2的1腳為整個電源電路-5伏電源輸出端，同時并聯第三瓷片電容C5到地；第二二級電源轉換芯片IC3的1腳作為一級電源+5伏電源的輸入端，同時并聯第三鉭電容C6到地，第二二級電源轉換芯片IC3的3腳并聯第四鉭電容C7到地，同時也為整個電源電路提供+3. 3V電源。如圖3所示，信號處理電路2包括CPLD芯片IC4、電平轉換芯片IC5、仿真調試接口Jl、復位按鍵RESET、晶振IC6、五個濾波電容、六個瓷片電容、七個電阻，其中CPLD芯片IC4采用Altera公司的EPM570T144C5N、電平轉換芯片IC5采用Maxium公司的MAX3232、晶振IC6采用3. 3伏供電的54MHz有源晶振、仿真調試接口 Jl采用十插針封裝JTlO ；
五個濾波電容C8、C9、CIO、ClU C12并聯后的一端接電源電路的+3. 3伏電源輸出端，并聯后的另一端接地，CPLD芯片IC4的9腳、19腳、25腳、46腳、56腳、64腳、82腳、90腳、100腳、116腳、126腳、136腳接電源電路的+3. 3伏電源輸出端，CPLD芯片IC4的10腳、17腳、26腳、47腳、54腳、65腳、83腳、92腳、99腳、115腳、128腳、135腳接地；
電平轉換芯片IC5的6腳與第四瓷片電容C13的一端連接，第四瓷片電容C13的另一端接地，第五瓷片電容C14的兩端分別與電平轉換芯片IC5的4腳和5腳連接，第六瓷片電容C15的兩端分別與電平轉換芯片IC5的1腳和3腳連接，第七瓷片電容C16的一端與電平轉換芯片IC5的2腳連接，第七瓷片電容C16的另一端、電平轉換芯片IC5的16腳與電源電路的+3. 3伏電源輸出端連接，電平轉換芯片IC5的15腳接地，電平轉換芯片IC5的12腳連接CPLD芯片IC4的3腳，電平轉換芯片IC5的11腳連接CPLD芯片IC4的4腳，電平轉換芯片IC5的13腳作為數據輸入腳、14腳作為數據輸出腳；
第一電阻Rl的一端與仿真調試接口 Jl的1腳、CPLD芯片IC4的35腳連接，第二電阻R2的一端與仿真調試接口 Jl的3腳、CPLD芯片IC4的36腳連接，第三電阻R3的一端與仿真調試接口 Jl的5腳、CPLD芯片IC4的33腳連接，第四電阻R4的一端與仿真調試接口 Jl的9腳、CPLD芯片IC4的34腳連接，第一電阻Rl的另一端、仿真調試接口 Jl的2腳和10腳接地，第二電阻R2的另一端、第三電阻R3的另一端、第四電阻R4的另一端、仿真調試接口 Jl的4腳與電源電路的+3. 3伏電源輸出端連接；
復位按鍵RESET的一端與第五電阻R5的一端、第八瓷片電容C17的一端、CPLD芯片IC4的61腳連接，第五電阻R5的另一端與電源電路的+3. 3伏電源輸出端連接，復位按鍵RESET的另一端和第八瓷片電容C17的另一端接地；
晶振IC6的3腳與第六電阻R6的一端、第七電阻R7的一端連接，第六電阻R6的另一端與CPLD芯片IC4的91腳連接，第七電阻R7的另一端、第九瓷片電容C18的一端、晶振IC6的4腳與電源電路的+3. 3伏電源輸出端連接，第九瓷片電容C18的另一端、晶振IC6的2腳接地。信號處理電路的主要功能是在發送過程中實現數據信號的DPSK調制；在接收過程中實現數據的解調過程。復位按鍵RESET與電容C17并聯再與電阻R5串聯構成CPLD芯片IC4的復位電路，為CPLD芯片IC4的61腳提供復位信號。晶振IC6并聯電容C18，再接上拉電阻R7，再與電阻R6串聯構成CPLD芯片IC4的時鐘源電路，為CPLD芯片IC4提供工作時鐘。仿真調試接口 Jl接上拉電阻R2、R3、R4，下拉電阻Rl構成CPLD芯片IC4仿真調試接口電路，對CPLD芯片IC4的程序JTAG下載、調試都可以通過該接口。CPLD芯片IC4的93腳作為發送信號輸出腳，并與發送電路的發送信號輸入端連接，CPLD芯片IC4的103腳作為接收信號的輸入腳，并與接收電路的接收信號輸出端連接。電平轉換芯片IC5的13腳和14腳和地構成RS-232標準串口接口作為與外部數據傳輸的通信接口。如圖4所示，發送電路3包括第八電阻R8和第三二極管D4，第八電阻R8的一端與信號處理電路中的CPLD芯片IC4的93腳連接，作為信號的輸入端，第八電阻R8的另一端與第三二極管D4的陽極連接。第三二極管D4的陰極作為信號的輸出端。如圖5所示，磁電耦合環4包括漆包線圈4-2和鐵氧體磁環4-1，所述的鐵氧體磁環4-1為兩個等徑的半圓環對接構成的圓環形磁環，兩個半圓環對接處留有間隙，其截面為長方形；漆包線圈為圍繞長10mm、寬20 mm的長方形纏繞而構成的線圈，漆包線圈套在鐵氧體磁環中的一個半圓環上，漆包線圈的一個接線頭接地，另一個接線頭與第三二極管D4的陰極連接，作為信號的輸入端。磁電耦合環的主要功能是在發送過程中實現電一磁的轉化過程；在接收過程中實現磁一電的轉化過程。如圖6所示，接收電路5包括四個運算放大芯片、一個比較芯片、十四個電阻、五個瓷片電容和一個聚丙烯電容，其中四個運算放大芯片采用Anolog Devices公司的0P37，比較芯片采用Philips公司的LM393 ；
聚丙烯電容C19的一端和第一運算放大芯片IC7的3腳、磁電耦合環的信號端、第三二極管D4的陰極連接，作為接受信號輸入端，聚丙烯電容C19的另一端接地，第一運算放大芯片IC7的2腳與第九電阻R9的一端、第十電阻RlO的一端連接，第九電阻R9的另一端接地，第十電阻RlO的另一端與第一運算放大芯片IC7的6腳、第十一電阻Rll的一端連接，第一運算放大芯片IC7的4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；
第十一電阻Rll的另一端與第十二電阻R12的一端、第十瓷片電容C20的一端、第十一瓷片電容C21的一端連接，第十二電阻R12的另一端接地，第十瓷片電容C20的另一端、十三電阻R13的一端、十四電阻R14的一端與第二運算放大芯片IC8的6腳連接，第十一瓷片電容C21的另一端、十三電阻R13的另一端與第二運算放大芯片IC8的2腳連接，第二運算放大芯片IC8的3腳接地、4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；
第十四電阻R14的另一端與第十五電阻R15的一端、第十二瓷片電容C22的一端、第十三瓷片電容C23的一端連接，第十五電阻R15的另一端接地，第十二瓷片電容C22的另一端、第十六電阻R16的一端與第三運算放大芯片IC9的6腳連接，第十三瓷片電容C23的另一端、第十六電阻R16的另一端與第三運算放大芯片IC9的2腳連接，第三運算放大芯片IC9的3腳接地、4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；
第四運算放大芯片IClO的3腳與第三運算放大芯片IC9的6腳連接，第十七電阻R17的一端、第十八電阻R18的一端與第四運算放大芯片IClO的2腳連接，第十七電阻R17的另一端接地，第十八電阻R18的另一端、第十九電阻R19的一端與第四運算放大芯片IClO
10的6腳連接，第四運算放大芯片IClO的4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；
第十九電阻R19的另一端和第十四瓷片電容CM的一端與比較芯片ICll的3腳連接，第十四瓷片電容C24的另一端接地，比較芯片ICll的8腳和第二十電阻R20的一端與電源電路的+5伏電源輸出端連接，比較芯片ICll的1腳和第二十電阻R20的另一端與第二十一電阻R21的一端連接，第二十一電阻R21的另一端與第二十二電阻R22的一端連接，作為接受信號經過接受電路的輸出端，該信號輸出端與信號處理電路中的CPLD芯片IC4的103腳連接，第二十二電阻R22的另一端接地，比較芯片ICll的2腳、4腳、5腳和6腳接地。接收電路的主要功能是先放大接收到的小信號，然后再實現帶通濾波、放大功能，最后比較判定輸出數字信號送入信號處理電路的CPLD芯片IC4進行處理。第一運算放大芯片IC7、電阻R9、R10構成前級放大電路，第二運算放大芯片IC8、電阻R11、R12、R13、電容C20、C21構成一級帶通濾波電路，第四運算放大芯片IC10、電阻R17、R18構成后級放大電路，比較芯片ICll的輸出端1腳再接上拉電阻R20構成比較判決電路，電阻R21的另一端和電阻R22連接并作為接收電路的信號輸出端。該水下數據收發裝置的技術指標為數據傳輸速率1200Bit/s ；數據接口標準RS-232 ；PSK載波頻率9600 Hz ；耦合通信模塊體積45X105X 15mm;供電電壓9 35V ；電路功耗0. 5W ；連續工作時間不限。本發明裝置的工作方式如圖7所示(圖中波浪線表示水下環境)兩個相同的水下數據收發裝置1-1和2-2，以及一條傳輸介質塑包鏈，待發送數據通過RS232串口標準接口將待發送數據信息傳輸水下數據收發裝置1-1，數據信息經過水下數據收發裝置1-1中的信號處理電路、發送電路、磁電耦合環后，在塑包鏈上形成感應的交流信號，之后水下數據收發裝置2-2的磁電耦合環上感應到變化的電壓信號，該變化的電壓信號經過水下數據收發裝置2-2的接收電路、信號處理電路后，通過水下數據收發裝置2-2的RS232標準串口接口輸出接受到的數據，同理，要實現從水下數據收發裝置2-2發送數據到水下數據收發裝置1-1，其過程相反。
權利要求
1.基于塑包鏈感應耦合的水下數據收發裝置，包括電源電路、信號處理電路、發送電路、接收電路和磁電耦合環；電源電路給信號處理電路提供+3. 3伏電源，給接收電路提供+5伏和-5伏電源，信號處理電路通過RS-232串口接口標準與外部通信，信號處理電路給發送電路提供調制后的發送信號，發送電路將調制后的發送信號送給磁電耦合環發送，磁電耦合環將感應信號送給接收電路，經過接收電路處理后進入信號處理電路，信號處理電路將最終解調出來的數據信息通過RS-232串口接口標準與外部通信；其特征在于所述的電源電路包含一個一級電源轉換芯片、兩個二級電源轉換芯片、四個鉭電容、三個瓷片電容、兩個二極管、一個穩壓管、電感和保險絲，其中穩壓管為M伏的穩壓管、一級電源轉換芯片為National Semiconductor公司的LM2576S-5、第一二級電源轉換芯片為 Texas Instruments 公司的 TPS60403、第二二級電源轉換芯片為 Advanced MonolithicSystems 公司的 AMSl 117-3. 3 ；保險絲的一端作為輸入端與9 35伏電壓源輸入相連，另一端分別與第一二極管的陽極、穩壓管的陰極連接，第一二極管的陰極與一級電源轉換芯片的1腳、第一鉭電容的正極連接，一級電源轉換芯片的2腳與第二二極管的陰極、電感的一端連接，電感的另一端與一級電源轉換芯片的4腳、第二鉭電容的正極連接，穩壓管的陽極、第二二極管的陽極、第一鉭電容的負極、第二鉭電容的負極、一級電源轉換芯片的3腳和5腳接地，第二鉭電容的正極作為+5伏電源輸出端；第一二級電源轉換芯片的2腳、第二二級電源轉換芯片的1腳、第一瓷片電容的一端、第三鉭電容的正極分別與第二鉭電容的正極連接，第二瓷片電容的兩端分別與第一二級電源轉換芯片的3腳和5腳連接，第一二級電源轉換芯片的1腳與第三瓷片電容的一端連接，作為-5伏電源輸出端，第一瓷片電容的另一端、第三瓷片電容的另一端、第一二級電源轉換芯片的4腳接地；第二二級電源轉換芯片的3腳與第四鉭電容的正極連接，作為+3. 3伏電源輸出端，第三鉭電容的負極、第四鉭電容的負極、第二二級電源轉換芯片的2腳接地；所述的信號處理電路包括CPLD芯片、電平轉換芯片、仿真調試接口、復位按鍵、晶振、五個濾波電容、六個瓷片電容、七個電阻，其中CPLD芯片為Altera公司的EPM570T144C5N、電平轉換芯片為Maxium公司的MAX3232、晶振為3. 3伏供電的54MHz有源晶振、仿真調試接口為十插針封裝JTlO ；五個濾波電容并聯后的一端接電源電路的+3. 3伏電源輸出端，并聯后的另一端接地，CPLD芯片的9腳、19腳、25腳、46腳、56腳、64腳、82腳、90腳、100腳、116腳、126腳、136腳接電源電路的+3. 3伏電源輸出端，CPLD芯片的10腳、17腳、26腳、47腳、54腳、65腳、83腳、92腳、99腳、115腳、1 腳、135腳接地；電平轉換芯片的6腳與第四瓷片電容的一端連接，第四瓷片電容的另一端接地，第五瓷片電容的兩端分別與電平轉換芯片的4腳和5腳連接，第六瓷片電容的兩端分別與電平轉換芯片的1腳和3腳連接，第七瓷片電容的一端與電平轉換芯片的2腳連接，第七瓷片電容的另一端、電平轉換芯片的16腳與電源電路的+3. 3伏電源輸出端連接，電平轉換芯片的15腳接地，電平轉換芯片的12腳連接CPLD芯片的3腳，電平轉換芯片的11腳連接CPLD芯片的4腳，電平轉換芯片的13腳作為數據輸入腳、14腳作為數據輸出腳；第一電阻的一端與仿真調試接口的1腳、CPLD芯片的35腳連接，第二電阻的一端與仿真調試接口的3腳、CPLD芯片的36腳連接，第三電阻的一端與仿真調試接口的5腳、CPLD芯片的33腳連接，第四電阻的一端與仿真調試接口的9腳、CPLD芯片的34腳連接，第一電阻的另一端、仿真調試接口的2腳和10腳接地，第二電阻的另一端、第三電阻的另一端、第四電阻的另一端、仿真調試接口的4腳與電源電路的+3. 3伏電源輸出端連接；復位按鍵的一端與第五電阻的一端、第八瓷片電容的一端、CPLD芯片的61腳連接，第五電阻的另一端與電源電路的+3. 3伏電源輸出端連接，復位按鍵的另一端和第八瓷片電容的另一端接地；晶振的3腳與第六電阻的一端、第七電阻的一端連接，第六電阻的另一端與CPLD芯片的91腳連接，第七電阻的另一端、第九瓷片電容的一端、晶振的4腳與電源電路的+3. 3伏電源輸出端連接，第九瓷片電容的另一端、晶振的2腳接地；所述的發送電路包括第八電阻和第三二極管，第八電阻的一端與信號處理電路中的CPLD芯片的93腳連接，第八電阻的另一端與第三二極管的陽極連接；所述的磁電耦合環包括漆包線圈和鐵氧體磁環；所述的鐵氧體磁環為兩個等徑的半圓環對接構成的圓環形磁環，兩個半圓環對接處留有間隙；所述的漆包線圈為纏繞而構成的線圈，漆包線圈套在鐵氧體磁環中的一個半圓環上，漆包線圈的一個接線頭接地，另一個接線頭與第三二極管D4的陰極連接；所述的接收電路包括四個運算放大芯片、一個比較芯片、十四個電阻、五個瓷片電容和一個聚丙烯電容，其中四個運算放大芯片采用Anolog Devices公司的0P37，比較芯片采用Philips 公司的 LM393 ；聚丙烯電容的一端與第一運算放大芯片的3腳和第三二極管D4的陰極連接，作為接受信號輸入端，聚丙烯電容的另一端接地，第一運算放大芯片的2腳與第九電阻的一端、第十電阻的一端連接，第九電阻的另一端接地，第十電阻的另一端與第一運算放大芯片的6腳、第十一電阻的一端連接，第一運算放大芯片的4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；第十一電阻的另一端與第十二電阻的一端、第十瓷片電容的一端、第十一瓷片電容的一端連接，第十二電阻的另一端接地，第十瓷片電容的另一端、十三電阻的一端、十四電阻的一端與第二運算放大芯片的6腳連接，第十一瓷片電容的另一端、十三電阻的另一端與第二運算放大芯片的2腳連接，第二運算放大芯片的3腳接地、4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；第十四電阻的另一端與第十五電阻的一端、第十二瓷片電容的一端、第十三瓷片電容的一端連接，第十五電阻的另一端接地，第十二瓷片電容的另一端、第十六電阻的一端與第三運算放大芯片的6腳連接，第十三瓷片電容的另一端、第十六電阻的另一端與第三運算放大芯片的2腳連接，第三運算放大芯片的3腳接地、4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；第四運算放大芯片的3腳與第三運算放大芯片的6腳連接，第十七電阻的一端、第十八電阻的一端與第四運算放大芯片的2腳連接，第十七電阻的另一端接地，第十八電阻的另一端、第十九電阻的一端與第四運算放大芯片的6腳連接，第四運算放大芯片的4腳與電源電路的-5伏電源輸出端連接、7腳與電源電路的+5伏電源輸出端連接；第十九電阻的另一端和第十四瓷片電容的一端與比較芯片的3腳連接，第十四瓷片電容的另一端接地，比較芯片的8腳和第二十電阻的一端與電源電路的+5伏電源輸出端連接，比較芯片的1腳和第二十電阻的另一端與第二十一電阻的一端連接，第二十一電阻的另一端與第二十二電阻的一端連接，作為接受信號經過接受電路的輸出端，該信號輸出端與信號處理電路中的CPLD芯片的103腳連接，第二十二電阻的另一端接地，比較芯片的2腳、4腳、5腳和6腳接地。
全文摘要
本發明涉及一種基于塑包鏈感應耦合的水下數據收發裝置。現有水下通信裝置成本高、操作困難。本發明包括電源電路、信號處理電路、發送電路、接收電路和磁電耦合環；電源電路給信號處理電路提供+3.3伏電源，給接收電路提供+5伏和-5伏電源，信號處理電路與外部通信，信號處理電路給發送電路提供調制后的發送信號，發送電路將調制后的發送信號送給磁電耦合環發送，磁電耦合環將感應信號送給接收電路，經過接收電路處理后進入信號處理電路，信號處理電路將最終解調出來的數據信息通過RS-232串口接口標準與外部通信。本發明體積小、成本低、功耗低，具有安全、靈活等特點，使用中不存在漏水的影響，可實現水下長距離通信。
文檔編號H04B5/02GK102394674SQ20111031432
公開日2012年3月28日 申請日期2011年10月17日 優先權日2011年10月17日
發明者劉敬彪, 楊張義, 章雪挺, 蔡文郁, 陳中江 申請人:杭州鷗信電子科技有限公司