專利名稱：包絡檢測器與相關方法
技術領域：
本發明是有關于一種包絡檢測器與相關方法，且特別是有關于一種低成本、電路架構簡單、低功耗、小面積且適用于高頻寬差動信號靜噪檢測的包絡檢測器與相關方法。
背景技術：
在現代通信系統中，普遍具有一分辨輸入信號為一攜載有效數據的應處理信號或噪聲的機制。一般來說，一通信系統芯片的輸出入介面會經由纜線及/或電路板上的走線耦接芯片外的其他電子裝置/電路/芯片，以接收其他電子裝置/電路/芯片傳來的數據/訊息。舉例而言，通信系統芯片的輸出入介面可以設有一輸入端，例如一對差動輸入接墊，以接收差動傳輸的數據(如信息及/或數位酬載)。通信系統芯片針對輸入端上的信號電位(如電壓電位)進行靜噪檢測 (squelchdetection)，以分辨輸入端上的信號是否攜載有效的數據。當遠端電子裝置/電路/芯片未傳輸數據，或者當遠端電子裝置已經和通信系統芯片的輸入端中斷纜線連接時，芯片輸入端上的信號就只有噪聲，而噪聲不會攜載任何有意義的數據。因此，通信系統芯片中會設置靜噪檢測器，耦接輸入端，以對輸入端進行靜噪檢測，分辨輸入端上的信號是噪聲或是真正的數據。靜噪檢測器會提供一靜噪檢測信號反應檢測結果；若輸入端上的信號攜載有真正的數據，通信系統芯片中負責解讀數據的數位數據電路就可依據靜噪檢測信號的指示開始解讀(擷取)信號中的數據。請參考圖I與圖2 ;圖I示意的是一已知靜噪檢測器10，圖2以圖I中相關信號的波形時序來說明靜噪檢測器10的運作，各波形的橫軸為時間，縱軸為信號電位大小。靜噪檢測器10設有一加總與減算(summing and subtraction)電路12、一參考電位產生器14、一混合器(mixer) 16、一比較器18、一取樣電路20與一支援電路22。支援電路22中包括時鐘脈沖產生器24、偏壓(bias)電路26與電壓調節器(regulator) 28等等。已知靜噪檢測器10的運作可說明如下。加總與減算電路12接收輸入端的信號Vin ;舉例而言，信號Vin中可以包括一對差動信號，在圖2中分別以實線與虛線波形代表。參考電位產生器14產生多組量化參考電位，加總與減算電路12依據信號Vin的電位與量化參考電位產生差動的信號Vinl與Vin2。信號Vinl對應信號Vin，信號Vin2則為靜噪比對的參考信號。混合器16對信號Vinl與Vin2進行混合(如乘算)等運作，進行強制信號放大以產生信號Vinc與參考電位VrefO。信號Vinc對應信號Vin的波形，參考電位VrefO則是一固定的包絡比對基準。比較器18對信號Vinc與參考電位VrefO進行比較，以信號Vcp反應比較結果；舉例而言，當信號Vinc高于參考電位VrefO時,信號Vcp為高電位，反之則為低電位。取樣電路20則依據一取樣時鐘脈沖CKS對信號Vcp進行高速取樣，以依據取樣得出一連續靜噪檢測信號，用以判斷信號Vin是否為攜載有真正數據的應處理的信號；例如說，若取樣連續為高電位且持續超過一定時間，則判斷信號Vin中攜載有數據。在已知靜噪檢測器10中，加總與減算電路12為產生靜噪比對的參考，需使用大量的電阻形成分壓網路，此一設置不僅功耗高，也會占用大量的布局面積。為支援加總與減算電路12的運作，支援電路22中也必須設置電壓調節器28與偏壓電路26以產生固定電壓的電位。同時，混合器16對信號進行乘算放大，也耗用大量的功率。再者，比較器18也必須是一個高速的比較器。在現代的輸出入介面技術中，為增加數據/訊息的傳輸速率，會以高頻寬的信號攜載高速的數據/訊息。由于比較器18需針對高頻信號進行比對而送出高頻的比較結果，故比較器18需以高速比較器實現；而高速比較器同樣有功耗高、面積大的缺點。類似地，由于取樣電路20要對比較器18的高速比較結果進行取樣，以經由取樣結果的累積判斷靜噪，故取樣電路20需運作于更高速的取樣時鐘脈沖，因此消耗大量的功率。為了支援取樣電路20的運作，支援電路22中還要設置時鐘脈沖產生器24以產生高頻的取樣時鐘脈沖CKS，進一步增加功率與面積的消耗。而且，依據取樣來判斷靜噪也容易發生誤判。芯片的輸入端會經由纜線及/或電路板走線而耦合到各種噪聲與干擾。舉例而言，當遠端電子裝置剛經由纜線而連接至輸入端時，會有一暫態被傳輸至芯片的輸入端。對輸入端上以差動輸入接墊接收的一對差動信號而言，此暫態會同相地同時耦合至這兩個互 為差動的信號，影響差動信號的共模部份。此時，互為差動的兩個信號都會因暫態而增大。由于已知靜噪檢測器10是以固定參考電位的比對進行靜噪檢測，故會因暫態的高電位而將暫態判斷為數據，并使數位數據電路開始對輸入端信號進行數據解讀。然而，無論輸入端的信號中是否有攜載數據，由于信號已經受到暫態影響而失真；即使進行數據解讀，取得的數據也都是錯誤的。換句話說，已知靜噪檢測器10無法有效排除共模噪聲/暫態的影響。
圖I繪示了一已知靜噪檢測器。圖2示意了圖I靜噪檢測器的運作。圖3繪示的是依據本發明一實施例的包絡檢測器配置于一芯片中的示意圖。圖4示意的是依據本發明一實施例的包絡檢測器。圖5繪示的是圖4包絡檢測器依據本發明一實施例的運作示意圖。圖6繪示的是圖4比較模塊依據本發明一實施例的運作示意圖。圖7繪示的是圖4比較器依據本發明一實施例的運作示意圖。圖8繪示的是圖4比較模塊依據本發明一實施例搭配一帶隙參考電壓源的示意圖。主要元件符號說明10:靜噪檢測器12:加總與減算電路14:參考電位產生器16:混合器18 比較器20:取樣電路22 :支援電路24:時鐘脈沖產生器26:偏壓電路
28 電壓調節器30 :芯片32 電子裝置34a-34b :纜線36:電路板38 :封裝40 :包絡檢測器 42a-42b、44a_44b 電流源46a_46b:緩沖電路48a~48b :積分器50:轉移電路52-56 :負載電路58 比較器60:分壓電路62:比較模塊64 :模擬區塊66 :數位區塊68:帶隙參考電壓源TXP、TXM:輸出端PDp、PDm、PdO :接墊Vcc、G、VC0M、Vbg :電壓Vin、Vinl、Vin2、Vine、Vcp, Vref、Vinp、Vinn、OUT、Vrefi、VP、VN、Venv, OUTa :信號VrefO :參考電位CKS :取樣時鐘脈沖II、12、la、lb、Ig :電流dl:差異電流na、nn、np、nl_n8、nc :節點Pla-Plb、P2a-P2b、Nl_N2 :晶體管C1、C2:電容Rtl_Rt2、Rsl_Rs2、Rla-Rib、R2a_R2b、Rg> R 電阻dV、dVT:電壓差t、tl、tip、t2、t2p :時點Va、VaT:幅度T1、T2:延遲時間
發明內容
相較于噪聲的較小振幅，數據會以較大的振幅被攜載于信號中。因此，可針對輸入端信號的包絡(envelope)進行電位大小的比對，以作為靜噪檢測的依據。本發明即是要提出一種可應用于靜噪檢測的包絡檢測器與相關方法，其可克服已知技術的缺點。本發明的目的之一是提供一種包絡檢測器，用以對一對差動信號進行靜噪檢測并提供一對應的靜噪檢測信號。包絡檢測器包括一分壓電路與一比較模塊。分壓電路依據差動信號間的加總(如即時加總與平均)提供一即時參考信號；針對與參考信號與差動信號相關的第一比較信號與第二比較信號，比較模塊比較第一比較信號與第二比較信號以產生靜噪檢測信號。其中，第一與第二比較信號為低頻信號；例如說，第一與第二比較信號的頻率范圍低于該對差動信號的頻率范圍。一實施例中，比較模塊包括一轉移電路、第一至第三負載電路、一比較器、第一與第二積分器，以及第一與第二緩沖電路。轉移電路耦接于一第一節點與一第二節點，用以依據差動信號與參考信號提供一差異電流。第一負載電路耦接第一節點與第三節點，包含一第一電阻，用以依據差異電流于第一電阻形成的電壓而于第三節點提供一第一比較信號。第二負載電路耦接第二節點與第四節點，包含一串接電阻，用以依據差異電流于串接電阻形成的電壓而于第四節點提供一第二比較信號；串接電阻與第一電阻的電阻值相異。比較器耦接第三節點與第四節點，用以比較第一比較信號與第二比較信號以產生靜噪檢測信號。 第三負載電路耦接于第三節點與一第五節點。第三負載電路包括一第二電阻，第一電阻與第二電阻的電阻值總和等于串接電阻的電阻值。第一積分器耦接于第五節點與一第七節點，用以積分第一輸入信號以產生一第一積分結果；第一輸入信號相關于差動信號。第二積分器耦接于第四節點與一第八節點，用以積分一第二輸入信號以產生一第二積分結果；第二輸入信號相關于即時參考信號。其中，第一積分結果相關于第一比較信號，第二積分結果相關于第二比較信號。而轉移電路依據第一積分結果與第二積分結果提供差異電流。第一緩沖電路具有一對第一輸入端與一第一稱接端，用以依據該對差動信號產生第一輸入信號；成對的第一輸入端分別耦接成對的差動信號，第一耦接端耦接第一積分器。第二緩沖電路具有一第二輸入端與一第二耦接端，分別耦接即時參考信號與第二積分器，用以依據即時參考信號產生第二輸入信號。一實施例中，第一緩沖電路包括一對第一晶體管，成對的柵極分別耦接于成對的第一輸入端，漏極耦接于第一耦接端，源極耦接于第一節點。第二緩沖電路包括一對第二晶體管，柵極耦接于第二輸入端，漏極耦接于第二耦接端，源極耦接第二節點。一實施例中，第一積分器設有一第一積分晶體管與一第一電容；第一積分晶體管的漏極與柵極分別耦接第五節點與第七節點，第一電容則耦接于第五節點與第七節點。第二積分器設有一第二積分晶體管與一第二電容。第二積分晶體管的漏極與柵極分別耦接第四節點與第八節點；第二電容則耦接于第四節點與第八節點。一實施例中，比較模塊更設有第一至第四電流源，分別耦接第一、第二、第七與第八節點。第一電流源與第三電流源的電流差異等于第二電流源與第四電流源的電流差異。本發明的另一目的是提供一種包絡檢測器，用以對一對差動信號進行靜噪檢測以產生一對應的靜噪檢測信號，包含一分壓電路與一比較模塊。分壓電路用以依據該對差動信號的共模部分產生一即時參考信號。比較模塊用以比較即時參考信號與該對差動信號的一包絡的一包絡電位，以進行靜噪檢測并產生靜噪檢測信號。其中，即時參考信號與該對差動信號的包絡為低頻信號。比較模塊包括一積分電路與一數位區塊。積分電路具有積分效果之一節點，用 以累積一積分信號；積分信號相關于該對差動信號的包絡電位與該即時參考信號之間的差異。當積分信號大于一相關于對差動信號的一預設值時，數位區塊反轉靜噪檢測信號的邏輯電平。本發明的又一目的是提供一種進行包絡檢測的方法，施用于本發明靜噪檢測器，用以對一對差動信號中進行靜噪檢測以產生一對應的靜噪檢測信號，包括依據該對差動信號間的差異產生一即時參考信號；以及，針對和即時參考信號及差動信號相關的第一比較信號與第二比較信號，比較第一比較信號與第二比較信號以產生靜噪檢測信號。其中，第一與第二比較信號為低頻信號。即時參考信號相關于差動信號對的即時加總與平均。為了對本發明的上述及其他方面有更佳的了解，下文特舉較佳實施例，并配合附圖，作詳細說明如下
具體實施例方式請參考圖3，其依據本發明一實施例的包絡檢測器40配置于一芯片(集成電路、晶粒)30中的示意圖。芯片30被封裝于封裝38中，并被安裝于電路板(如一印刷電路板)36上。遠端電子裝置32經由一對差動輸出端TXP與TXM而向芯片30輸出差動數據。輸出端TXP> TXM分別經由纜線34a、34b耦接至電路板36的連接器，再經由電路板上的走線、封裝38的接腳與打線(bonding)而耦接至芯片30的一對差動輸入接墊PDp與PDm，而芯片30中設置的包絡檢測器40即是針對接墊PDp與PDm上的一對差動信號Vinp與Vinn進行靜噪檢測，并提供一信號OUT作為靜噪檢測信號。包絡檢測器40的信號OUT可以和芯片30中負責解讀數據的數位數據電路(未繪示)搭配；數位數據電路可依據信號OUT的指示開始/停止解讀(擷取)信號中的數據(訊息及/或酬載)。芯片30另設有一接墊PdO (如一電源接墊)，耦接一電壓VCOM (例如一直流電壓)，以提供一信號Vref ;接墊PdO與H)p、PdO與PDm之間分別設有兩相互匹配的電阻Rt I與Rt2。電阻Rtl與Rt2為纜線34a與34b的終端(terminal)電阻；舉例而言，電阻Rtl與Rt2的電阻值可以是50歐姆。電阻Rtl與Rt2也會將信號Vref分別耦合至信號Vinp與Vinn,為這對差動信號提供一共模電壓。請參考圖4，其所示意的是本發明一實施例的包絡檢測器40。包絡檢測器40中設有一分壓電路60與一比較模塊62。分壓電路60依據差動信號Vinp與Vinn間的即時加總平均提供一信號Vrefi (即一即時參考信號)。針對與參考信號Vrefi及差動信號Vinp/Vinn相關的信號VP與VN，比較模塊62比較信號VP與VN以產生靜噪檢測信號OUT。在圖4實施例中，分壓電路60設有兩電阻Rsl與Rs2 ;電阻Rsl耦接于節點np與na間，電阻Rs2則耦接于節點nn與nb間。電阻Rsl與Rs2可以是相互匹配、電阻值相等的電阻，節點np與nn則分別耦接信號Vinp與Vinn ;因此，分壓電路60在節點na提供的信號Vrefi就等于信號Vinp與Vinn的即時加總平均。也就是說，信號Vrefi即為差動信號對Vinp與Vinn的共模部份。由于比較模塊62是基于信號Vrefi而針對信號Vinp、Vinn進行包絡電位大小的比對，故可有效排除共模部份中的暫態影響。于本發明一實施例中，電阻Rsl與Rs2的電阻值可以是電阻Rtl、Rt2的十數倍至數十倍，不會影響電阻Rtl、Rt2作為終端電阻的功能。
請參考圖5，其比較模塊62依據本發明一實施例的運作示意圖。信號Vinp與Vinn的共模部份會被分壓電路60擷取為信號Vrefi ;信號Vinp與Vinn的包絡則可用一信號Venv代表。于本發明一實施例中，比較模塊62比較信號Venv與信號Vrefi間的偏離幅度(以幅度Va代表)以進行靜噪檢測；當幅度Va較小(例如小于一臨界幅度時)，代表包絡未大幅偏離差動信號Vinp、Vinn的共模部份，可判斷信號Vinp、Vinn中僅為噪聲。相對地，當幅度Va較大(大于臨界幅度)，就可判斷信號Vinp、Vinn中已經攜載有數據。由于差動信號對Vinp與Vinn會隨著共模部份起伏變動，包絡的信號Venv也就會隨著信號Vrefi起伏變動，讓信號Venv與信號Vrefi間的偏離幅度Va能夠真正地追隨信號Vinp與Vinn的差動部份，不會受到共模部份的暫態影響。舉例而言，在圖5中的時點t之前，信號Vinp與Vinn均耦合到一暫態，使其共模部份向上漂移，信號Vinp與Vinn的電位皆變大。在已知技術中，由于其是以固定參考電位的比對進行靜噪檢測，故會因信號Vinp與Vinn的較高電位而誤判信號Vinp與Vinn已經攜載數據。相較之下，本發明依據幅度Va進行靜噪判斷，故可有效排除共模部份的暫態影響。由圖5亦可看出，即使信號Vinp、Vinn是高頻、高時鐘脈沖、高數據速率的信號，但 其包絡對應的信號Venv與共模部份對應信號Vrefi都是變化緩慢的低頻信號，故比較模塊62只需進行低頻信號的比對，不需使用高頻比較器。請再度參考圖4 ;在圖4實施例中，比較模塊62設有兩緩沖電路46a與46b、兩積分器44a與44b、轉移電路50、負載電路52、54與56，四個電流源42a、42b、44a與44b，以及一比較器58。緩沖電路46a (第一緩沖電路)設有一對晶體管Pla與Plb，其可為p通道金氧半晶體管(pMOS)。緩沖電路46a的電路架構類似于源極隨稱器(sourcefollower);晶體管Pla與Plb的柵極形成一對輸入端，分別耦接信號Vinp與Vinn ;漏極于節點n7耦接積分器48a，源極則耦接于節點nl。對稱地，緩沖電路46b (第二緩沖電路)可由一對晶體管P2a與P2b實現，其可為P通道金氧半晶體管。晶體管P2a與P2b的柵極為輸入端，共同耦接信號Vrefi，漏極于節點n8耦接積分器48b，源極則耦接于節點n2。晶體管Pla、Plb、P2a與P2b可以是相互匹配的。積分器48a (第一積分器)耦接于節點n7與n5，依據信號Vinp、Vinn進行積分，使節點π5上的電壓可作為一積分信號以反應積分結果；等效來說，積分器48a亦是一低通濾波器。在圖4所不的實施例中,積分器48a設有一晶體管NI (第一積分晶體管)與一電容Cl (第一電容)。晶體管NI可以是一 η通道金氧半晶體管(nMOS)，其漏極、柵極與源極分別耦接節點n5、n7與電壓G(如一地端電壓)。電容Cl則耦接于節點n5與n7。由于電容Cl耦接在晶體管NI的柵極與漏極間，可在積分器48a中發揮米勒效應(Miller effect)，以晶體管NI的轉導(transconductance,常記為gm)來放大電容Cl提供的電容值,增強積分器48a的積分功能，使其低通頻寬更窄。等效上來說，即使電容Cl是一個小面積的電容，也可以應用米勒效應提供足夠的低通濾波效果，使積分器48a可以濾去信號Vinp、Vinn的包絡中的高頻噪聲與干擾(例如數據切換，transition)。積分器48b (第二積分器)耦接于節點n4與n8，依據信號Vrefi進行積分，使節點n4上的電壓可作為I積分信號以反應積分結果。對稱于積分器48a,積分器48b設有一晶體管N2(第二積分晶體管)與一電容C2(第二電容)。晶體管N2可以是η通道金氧半晶體管，其漏極、柵極與源極分別耦接節點n4、n8與電壓G。電容C2則耦接于節點n4與節點n8。晶體管NI與N2可以是相互匹配的，電容Cl與C2可以是相互匹配的。電流源42a與42b (第一與第二電流源)可以是相互匹配的，兩者均提供電流II。電流源42a耦接于電壓Vcc與節點nl之間；對稱地，電流源42b耦接于電壓Vcc與節點n2之間。電壓Vcc可以是一直流的工作電壓，其電壓值大于電壓G。電流源44a與44b(第三與第四電流源)可以是相互匹配的，同樣提供電流12。電流源44a耦接于節點n7與電壓G之間，電流源44b則耦接于節點n8與地端電壓G之間。電流源42a與電流源44a的電流差異(11-12)等于電流源42b與電流源44b的電流差異。轉移電路50中設有一電阻R，耦接于節點η I與節點η2之間，用以依據輸入緩沖電路46a之信號Vinp、Vinn及緩沖電路46b的信號Vrefi所造成節點nl及n2間的電壓差提供一差異電流dl。負載電路52(第一負載電路)耦接于節點nl與n3之間，依據差異電流dl于一電阻Rla形成的電壓而于節點n3提供一信號VP (第一比較信號)。負載電路54 (第二負載電路)耦接于節點n2與n4之間，依據差異電流dl于一串接電阻形成的電壓而于節點π4提供一信號VN(即第二比較信號)；此串接電阻系由節點η2與η6間的電阻Rlb以及·節點η6與η4間的電阻R2b串聯而成。負載電路56(第三負載電路)則耦接于節點n3與節點n5之間，設有一電阻R2a。于本發明一實施例中，電阻Rla與Rlb匹配，電阻值均等于Rl ；電阻R2a則與R2b匹配，電阻值均為R2。也就是說，電阻Rla與R2a的電阻值總和等于負載電路54中串接電阻(Rlb+R2b)的電阻值。請參考6圖(與圖4);圖6繪示的是比較模塊62依據本發明一實施例的運作示意圖，其可描述如下。緩沖電路46a會將差動信號Vinp、Vinn包絡振幅變化反應于節點n7與nl。積分器48a對節點n7的信號(第一輸入信號)加以積分，并將積分結果(第一積分結果)反應于節點n5 ;也就是說，節點n5的電壓可反應差動信號Vinp/Vinn的包絡。類似地，信號Vrefi的變化會由緩沖電路46b反應至節點n8與n2，由積分器48b對節點n8的信號(第二輸入信號)加以積分，并將積分結果(第二積分結果)反應于節點n4。節點nl、n5與η2、η4的電壓差dV會在電阻R上形成差異電流dl。在節點n2上，由于電流源42b與44b提供的偏壓電流，差異電流dl會經由節點n2而從電阻Rlb與R2b漏取出來。相對地，在節點nl,由于電流源42a與44b的電流偏壓,差異電流dl會由節點nl注入至電阻Rla。如圖6所示，若差動信號Vinp/Vinn的包絡信號Venv與信號Vrefi具有相同電位(即幅度Va為零時)，節點nl與n2的電壓相同且節點n4與n5的電壓相同，晶體管NI與N2的電流Ia與Ib(第4圖)相同，差異電流dl為零；流經電阻Rla與R2a的電流為(11_12)，流經電阻R2a與R2b的電流也等于(11-12)。由于節點n3與nl間只有一個電阻Rla (電阻值R1)，但節點n4與n2間卻有串聯的兩個電阻Rlb與R2b (電阻值Ri+R2)，故節點n3的電壓信號VP會比節點n4的信號VN高出電壓(11-12) *R2。也就是說，當信號Vinp、Vinn信號包絡電位等于信號Vrefi時，信號VP與VN間會有電壓差(I1_I2)*R2 ;比較器58的比對結果是信號VP高于信號VN0當包絡的幅度Va擴張而信號Venv偏離信號Vrefi時，電壓差dV會增加而在電阻R上形成非零的差異電流dl。由節點n2漏取而出的差異電流dl會使信號VN的電位升高，升高的幅度為(dV/R)*(Rl+R2)。相對地，由節點nl注入至電阻Rla的差異電流dl會使信號VP降低，降低的幅度為(dV/R)*Rl。也就是說，信號VP與VN間的電壓差會由電壓差(11-12) *R2逐漸縮減。當電壓差dV達到一反轉電壓差dVT時，信號VP與信號VN的電壓差會由原本的電壓差(I1_I2)*R2縮減至零。因此，此反轉電壓差dVT會滿足下列等式:(I1-I2)*R2 = (dVT/R)*Ri+ (dVT/R)*(R1+R2);由此可得出 dVT = (11-12)*R*R2/(2*R1+R2)。當電壓差dV等于反轉電壓差dVT，此時幅度Va的值可作為一臨界幅度VaT。一旦電壓差dV超過此一反轉電壓差dVT時，信號VN會高于信號VP，代表包絡的幅度Va已經夠大(大于臨界幅度VaT)，而判斷信號Vinp、Vinn中攜載有數據。也就是說，節點n2與nl間的電壓差dV會反應幅度Va的大小(也就是包絡的信號Venv與信號Vrefi間的偏離幅度)。當電壓差dV小于反轉電壓差dVT,信號VN小于信號VP，代表幅度Va小于臨界幅度VaT，信號Vinp、Vinn中為噪聲。相對地，當電壓差dV大于反轉電壓差dVT,信號VN會大于信號VP,代表幅度Va大于臨界幅度VaT,可知信號Vinp、Vinn中已經有數據。請參考圖7，其所繪示的是比較器58依據本發明一實施例而提供靜噪檢測信號 OUT的示意圖。于本發明一實施例中，比較器58包括一模擬區塊64與一數位區塊66 ;模擬區塊64 (即一積分電路，例如一差動放大器)對信號VP與VN進行比較，并在一個具有積分效果的節點nc(例如一個具有相當電容負載的節點)累積一信號OUTa(積分信號)；而數位區塊66 (例如邏輯柵)則根據信號OUTa產生數位的信號OUT (例如一單一位元的數位信號)。如圖7所示，在時點tl前，信號VP大于信號VN ;到了時點tl，信號VP開始小于信號VN，信號OUTa便會開始在節點nc上累積。到了時點tip，信號OUTa累積大于一預設值，數位區塊66就會被觸發，使信號OUT反轉其邏輯電平，以此來指示芯片中的數位數據電路(未圖示)，使其開始解讀差動信號對Vinp、Vinn中的數據。換句話說，從信號VP開始小于信號VN(時點tl)，到數據開始被解讀(時點tip)之間，比較器58可引入一段延遲時間Tl。須注意的是，在許多輸出入介面的信號規格中均規定有此段延遲時間，比較器58的行為恰可符合此類信號規格。相對地，當信號VN由時點t2開始小于信號VP時，模擬區塊64使信號OUTa開始持續地下降；到了時點t2p，信號OUTa小于另一預設值，數位區塊66就會被觸發而使信號OUT反轉，使數位數據電路可以停止對信號Vinp、Vinn進行數據解讀。因此，時點t2與t2p之間也可以有一段延遲時間T2。延遲時間Tl與T2可以相等或不相等；舉例而言，延遲時間T2可以小于延遲時間Tl。由于信號VP與VN分別為對應于積分器48a與48b的積分結果，因此，相較于信號Vinp與Vinn，信號VP與VN皆為低頻的信號。因此，比較器58可以是一個低成本、低功耗、小布局面積的低頻(直流)比較器，不需要是高頻的比較器。請再度參考圖4與圖6 ;由圖6的討論可知，反轉電壓差dVT與電阻R、R1(即電阻Rla、Rlb的電阻值)、R2(電阻R2a、R2b的電阻值)、電流11(電流源42a、42b提供的電流)與電流12 (電流源44a、44b提供的電流)有關。據此，在設計比較模塊62時，可先依據信號Vinp,Vinn的特性與規格決定臨界幅度VaT，再由臨界幅度VaT決定反轉電壓差dVT的目標值。然后，便可依據已知的反轉電壓差dVT反推，以決定電阻R、Rl、R2與電流II、12之值。舉例而言，可藉由調整電阻R的值改變反轉電壓差dVT的值。改變電流Il及/或電流12的值則可以改變臨界幅度VaT與反轉電壓差dVT間的關系，因為臨界幅度VaT(與幅度Va)系經由緩沖模塊46a與46b反應于反轉電壓差dVT (與電壓差dV),而緩沖模塊46a、46b中各晶體管Pla、Plb、P2a與P2b會受控于電流Il與12的直流偏壓。改變電流Il與12，晶體管Pla、Plb、P2a與P2b的轉導會改變，進而改變臨界幅度VaT與反轉電壓差dVT之間的關系。由于反轉電壓差dVT關聯于電流電阻值乘積，可利用一帶隙電壓以使反轉電壓差dVT能抵抗溫度、工作電壓與制程漂移。請參考圖8，其所繪示的是依據本發明一實施例而使比較模塊62搭配于一帶隙(bandgap)參考電壓源68的示意圖。帶隙參考電壓源68可提供一個穩定、能抵抗溫度、工作電壓與制程漂移影響的帶隙電壓Vbg ;帶隙電壓Vbg可在一電阻Rg上建立一電流Ig。經由帶隙電壓Vbg,電流Ig與電阻Rg的乘積亦能抵抗溫度、工作電壓與制程漂移。舉例而言，若電阻Rg因制程漂移而變大(大于電路設計的預期目標值)，由于帶隙電壓Vbg可抵抗制程漂移而維持恒定，故電流Ig會相應變小，使電流電阻值乘積Ig*Rg能維持一定。在比較模塊62中，電流源42a、42b提供的電流Il可以是由電流Ig鏡射縮放而得，電流源44a、44b的電流12亦可由電流Ig鏡射縮放而得，使電流Il與12可追隨電流Ig的變化。類似地，電阻Rg與電阻R、Rla及Rlb、R2a及R2b則可以是同一芯片中以相同制程制造的電阻，使電阻R、Rla及Rib、R2a及R2b可追隨電阻Rg的變化。如此，反轉電壓差dVT關聯的電流電阻值乘積也會和電流電阻值乘積Ig * Rg 一樣具有同等的漂移抵抗能力，使反轉電壓差dVT能抗拒溫度、工作電壓及/或制程等等漂移。總結來說，相較于已知技術，本發明可利用低功耗、小面積的電路架構與低速(直流)比較器來實現高頻(高頻寬)信號的靜噪檢測，降低靜噪檢測的成本與其耗用的芯片資源(如布局面積與功耗等等)。綜上所述，雖然本發明已以較佳實施例揭示如上，然其并非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明的精神和范圍內，當可作各種的更動與潤飾。因此，本發明的保護范圍當由權利要求書界定為準。
權利要求
1.一種包絡檢測器，用以對一對差動信號進行靜噪檢測并提供一對應的靜噪檢測信號，包含 一分壓電路，用以依據該對差動信號產生一即時參考信號；以及一比較模塊，比較與該即時參考信號以及該對差動信號相關的一第一比較信號及一第二比較信號，以產生該靜噪檢測信號； 其中，該第一比較信號及該第二比較信號為低頻信號。
2.如權利要求I所述的包絡檢測器，其特征在于，該即時參考信號相關于該對差動信號的即時加總。
3.如權利要求I所述的包絡檢測器，其特征在于，該比較模塊包含 一轉移電路，耦接于一第一節點與一第二節點，用以依據該對差動信號與該即時參考信號提供一差異電流； 一第一負載電路，耦接該第一節點與一第三節點，包含一第一電阻，用以依據該差異電流于該第一電阻形成的電壓提供該第一比較信號； 一第二負載電路，耦接該第二節點與一第四節點，包含一串接電阻，用以依據該差異電流于該串接電阻形成的電壓提供該第二比較信號；其中，該串接電阻與該第一電阻的電阻值相異；以及 一比較器，耦接該第三節點與該第四節點，用以比較該第一比較信號與該第二比較信號以產生該靜噪檢測信號。
4.如權利要求3所述的包絡檢測器，其特征在于，該比較模塊還包含 一第三負載電路，耦接于該第三節點與一第五節點； 一第一積分器，I禹接于該第五節點與一第七節點，用以積分一第一輸入信號以產生一第一積分結果，該第一輸入信號相關于該對差動信號；以及 一第二積分器，耦接于該第四節點與一第八節點，用以積分一第二輸入信號以產生一第二積分結果，該第二輸入信號相關于該即時參考信號； 其中，該第一積分結果相關于該第一比較信號，且該第二積分結果相關于該第二比較信號。
5.如權利要求4所述的包絡檢測器，其特征在于，該第三負載電路包括一第二電阻，該第一電阻與該第二電阻的電阻值總和等于該串接電阻的電阻值。
6.如權利要求4所述的包絡檢測器，其特征在于，該第一積分器包含 一第一積分晶體管，其漏極與柵極分別耦接該第五節點與該第七節點；以及 一第一電容，耦接于該第五節點與該第七節點； 以及，該第二積分器包含 一第二積分晶體管，其漏極與柵極分別耦接該第四節點與該第八節點；以及 一第二電容，耦接于該第四節點與該第八節點。
7.如權利要求6所述的包絡檢測器，其特征在于，該比較模塊還包含 一第一電流源，耦接該第一節點； 一第二電流源，稱接該第二節點； 一第三電流源，耦接該第七節點；以及 一第四電流源，稱接該第八節點；其中，該第一電流源與該第三電流源的電流差異等于該第二電流源與該第四電流源的電流差異。
8.如權利要求4所述的包絡檢測器，其特征在于，該比較模塊還包含 一第一緩沖電路，具有一對第一輸入端與一第一稱接端，用以依據該對差動信號產生該第一輸入信號；該對第一輸入端耦接該對差動信號，該第一耦接端耦接該第一積分器；以及 一第二緩沖電路，具有一第二輸入端與一第二耦接端，分別耦接該即時參考信號與該第二積分器，用以依據該即時參考信號產生該第二輸入信號。
9.如權利要求8所述的包絡檢測器，其特征在于，該第一緩沖電路包含 一對第一晶體管，該對第一晶體管的柵極分別稱接于該對第一輸入端，漏極稱接于該第一耦接端，源極耦接于該第一節點； 以及，該第二緩沖電路包含 一對第二晶體管，該對第二晶體管的柵極耦接于該第二輸入端，漏極耦接于該第二耦接端，源極稱接于該第二節點。
10.一種包絡檢測器，用以對一對差動信號進行靜噪檢測以產生一對應的靜噪檢測信號，包含 一分壓電路，用以依據該對差動信號的共模部分產生一即時參考信號；以及一比較模塊，用以比較該即時參考信號與該對差動信號的一包絡的一包絡電位，以進行靜噪檢測以產生該靜噪檢測信號； 其中，該即時參考信號與該對差動信號的該包絡為低頻信號。
11.如權利要求10所述的包絡檢測器，該比較模塊包括 一積分電路，具有積分效果的一節點，用以累積一積分信號，該積分信號相關于該對差動信號的該包絡電位與該即時參考信號的一差異；以及 一數位區塊，用以當該積分信號大于一相關于該對差動信號的一預設值時，反轉該靜噪檢測信號的一邏輯電平。
12.一種進行包絡檢測的方法，用以對一對差動信號進行靜噪檢測以產生一對應的靜噪檢測信號，包含 依據該對差動信號產生一即時參考信號；以及 比較與該即時參考信號以及該對差動信號相關的一第一比較信號及一第二比較信號，以產生該靜噪檢測信號； 其中，該第一比較信號及該第二比較信號為低頻信號。
13.如權利要求12所述的方法，其特征在于，該即時參考信號相關于該對差動信號的即時加總。
14.如權利要求12所述的方法，其特征在于，還包含 依據該對差動信號與該即時參考信號提供一差異電流； 依據該差異電流于一第一電阻形成的電壓提供該第一比較信號； 依據該差異電流于一串接電阻形成的電壓提供該第二比較信號；其中，該串接電阻與該第一電阻的電阻值相異；以及 比較該第一比較信號與該第二比較信號以產生該靜噪檢測信號。
15.如權利要求14所述的方法，其特征在于，還包含依據該對差動信號的積分產生一第一積分信號；依據該即時參考信號的積分產生一第二積分信號；以及依據該第一積分信號與該第二積分信號提供該差異電流。
全文摘要
本發明涉及一種包絡檢測器與相關方法，在一對差動信號中進行靜噪檢測，包含于一分壓電路中，依據該對差動信號的加總提供一即時參考信號，并比較該即時參考信號與該對差動信號所相關的兩比較信號以產生一靜噪檢測信號。
文檔編號H04B1/12GK102832956SQ20111017263
公開日2012年12月19日 申請日期2011年6月16日 優先權日2011年6月16日
發明者謝宜政 申請人:晨星軟件研發(深圳)有限公司, 晨星半導體股份有限公司