專利名稱：一種基于e1的7號信令通道檢測方法及裝置的制作方法
技術領域：
本發明涉及一種通信信號的檢測技術，特別是一種基于El的7號信令通道檢測方法及現該方法的裝置。
背景技術：
7號信令又稱為公共信道信令。即以時分方式在一條高速數據鏈路上傳送一群話路信令的信令方式，通常用于局間。在我國使用的7號信令系統稱為中國7號信令系統。 SS7網是一個帶外數據通信網，它疊加在運營者的交換網之上，是支撐網的重要組成部分。7 號信令系統采用多功能模塊化設計，是一種更加適合數字通信網絡的信令系統。當El用于七號信令時，在32個時隙(Time Slot)中，第0時隙被用作幀同步信息，一般使用第16時隙作為7號信令的通道，其余30個時隙被用作語音通道。在有些系統中，有時也使用其它時隙來作為7號信令的通道。由于7號信令在鏈路層中使用的是HDLC協議，因此一般來說采集設備都會配備有多個HDLC通道來采集信令數據。當我們需要對El傳輸鏈路中的信令進行監控時，前端的信令采集設備通過El高阻頭搭接在要監控的El鏈路上，并配置信令采集設備的HDLC通道時隙和7號信令實際占用的時隙對應，采集設備的HDLC控制器將信令數據接收下來并打成以太網數據包，傳給后臺系統對數據進行處理和分析。因為7號信令在El鏈路中的起始時隙和所占用的時隙數是不固定的，所以需要對采集設備的DHLC通道參數進行人工設置。如果信令所占用的時隙(包括起始時隙位置和時隙數)發生了變化，就需要人工通知采集設備的管理者重新對HDLC通道的參數進行配置，這樣比較麻煩也容易出錯。另外，一般來說El鏈路中的時隙只有其中的一部分用來傳輸7號信令，如果直接把要監控的El鏈路連接到采集設備上，這對采集設備的El接口資源將會形成很大的浪費。
發明內容
為了解決上述現階段基于El的7號信令通道檢測技術存在的問題，本發明的目的是提供一種簡單、實用的基于El的7號信令檢測方法，以及提供一種實現該方法的裝置。 由于該方法和裝置完成了 7號信令從輸入到輸出的收斂，輸出El鏈路的時隙全都傳輸的是 7號信令，這樣可以避免由于不斷的人工配置采集設備的HDLC通道的參數而可能出現的錯誤，而且還可以節約采集設備的El接口資源。本發明采用的技術方案是
一種基于El的7號信令通道檢測方法，包括以下步驟
51、用于采集帶有7號信令的多路El輸入信號的El輸入采集步驟；
52、用于將采集到的多路El輸入信號進行時隙交叉連接的PCM交叉連接步驟；
53、用于將交叉后得到的信號時隙進行通道檢測的HDLC通道時隙檢測步驟；
54、用于將S3中檢測出的有效7號信令通道時隙交叉匯聚到El輸出端口的El輸出發送步驟，所述的El輸出端口與后續的El高阻頭連接。進一步，所述的步驟Sl支持同時采集64路El輸入信號，步驟S2中所述的時隙交叉連接支持64X64個2M碼流，即2048*2048個64K通道的無阻塞全交叉，步驟S3中的通道檢測包含有32路HDLC控制器，可以同時檢測32種通道組合。進一步，步驟S4中所述的El輸出端口有16路El輸出端口。進一步，所述的步驟S2的具體流程如下
521、在El信號幀同步脈沖的控制下，將采集到的多路El輸入信號每個時隙的數據轉換為8bit的字節，在控制器的作用下按照時隙順序存入數據內存塊RAM中；
522、將多路El輸入信號時隙重新排列組合后得到輸出時隙，將得到的輸出時隙對應輸入時隙的時隙編號依次存儲到時隙連接關系表RAM中；
523、控制器按順序從時隙連接關系表RAM中讀出輸出時隙的每個時隙的連接關系，并按照該連接關系從數據內存塊RAM中讀取出對應的輸入數據；
524、將步驟S23中得到的輸入數據進行并串轉換，得到2M串行輸出El鏈路。所述的數據內存塊RAM和時隙連接關系表RAM均有2048個存儲空間。進一步，所述的步驟S3的HDLC通道時隙檢測流程如下
531、首先添加一條待掃描的El鏈路，并檢查當前El鏈路是否有線路告警，若有線路告警則跳過該El鏈路，并將其標記為已掃描，繼續添加一條待掃描的El鏈路，反之，直接進入步驟S32 ；
532、從該El鏈路中一次性選擇32種通道組合，通道組合的順序依次為2M鏈路、64K鏈路、2*64K鏈路、3*64Κ鏈路到31*64Κ鏈路，共有32個鏈路；
533、配置好選擇出的32路通道組合的參數，延時300ms后檢查與所述32路通道對應的HDLC控制器是否接收到正確的7號信令包，如果接收到正確的7號信令包則將該HDLC 控制器的7號信令通道參數寫入掃描鏈路池，并檢測是否還有未掃描的El鏈路，否則放棄本次掃描直接檢測是否有未掃描的下一條El鏈路；
534、若還有未掃描的El鏈路，則添加掃描該El鏈路，反之，所有的El鏈路掃描完后， 將上述的掃描鏈路池中記錄的7號信令通道參數寫到時隙連接關系表中。進一步，步驟S4所述的交叉匯聚的實現方式是通過讀取時隙連接關系表完成7 號信令輸出到El輸出端口。基于El的7號信令通道檢測裝置，包括
El輸入采集模塊用于采集帶有7號信令的多路El輸入信號； PCM交叉連接模塊用于將采集到的多路El輸入信號進行時隙交叉連接； HDLC通道時隙檢測模塊用于將交叉后得到的信號時隙進行通道檢測； El輸出發送模塊用于將檢測出的有效7號信令通道時隙交叉匯聚到El輸出端口，所述的El輸出端口通過后續El高阻頭與信令采集器連接；
所述的PCM交叉連接模塊的輸入端與El輸入采集模塊相接，輸出端分別與HDLC通道時隙檢測模塊和El輸出發送模塊相接。進一步，所述的El輸入采集模塊有64路El輸入端口，所述的PCM交叉連接模塊支持64X64個2M碼流，即2048*2048個64K通道的無阻塞全交叉，所述的HDLC通道時隙檢測模塊包含有32路HDLC控制器，可以同時檢測32種通道組合，所述的El輸出發送模塊有16路El輸出端口。進一步，本裝置通過一片大規模PFGA和一片用于參數配置和實現網管功能的外接CPU實現。本發明的有益效果是由于本方法和裝置完成了 7號信令從輸入到輸出的收斂， 輸出El鏈路的時隙全都傳輸的是7號信令，這樣可以避免由于不斷的人工配置采集設備的 HDLC通道的參數而可能出現的錯誤，而且還可以節約采集設備的El接口資源。另外，由于本裝置僅僅通過一片FPGA和外接的CPU就可以實現，系統構架簡潔合理，實現起來比較簡
下面結合附圖和實施例對本發明作進一步說明。圖1是本發明檢測方法的步驟流程圖； 圖2是圖1步驟S2的流程圖3是圖1步驟S3的檢測流程圖； 圖4是本發明裝置的結構圖。
具體實施例方式參照圖1，一種基于El的7號信令通道檢測方法，包括以下步驟
51、用于采集帶有7號信令的多路El輸入信號的El輸入采集步驟；
52、用于將采集到的多路El輸入信號進行時隙交叉連接的PCM交叉連接步驟；
53、用于將交叉后得到的信號時隙進行通道檢測的HDLC通道時隙檢測步驟；
54、用于將S3中檢測出的有效7號信令通道時隙交叉匯聚到El輸出端口的El輸出發送步驟，所述的El輸出端口與后續的El高阻頭連接。作為優選的實施方式，所述的步驟Sl支持同時采集64路El輸入信號，步驟S2中所述的時隙交叉連接支持64 X 64個2M碼流，即2048*2048個64K通道的無阻塞全交叉，步驟S3中的通道檢測包含有32路HDLC控制器，可以同時檢測32種通道組合。本方法可以同時監控64路El信號中的7號信令。作為優選的實施方式，步驟S4中所述的El輸出端口有16路El輸出端口。參照圖2，所述的步驟S2的具體流程如下
521、在El信號幀同步脈沖的控制下，將采集到的多路El輸入信號每個時隙的數據轉換為8bit的字節，在控制器的作用下按照時隙順序存入數據內存塊RAM中；
522、將多路El輸入信號時隙按所需交叉連接位置要求重新排列組合后得到輸出時隙，將得到的輸出時隙對應輸入時隙的時隙編號依次存儲到時隙連接關系表RAM中；
523、控制器按順序從時隙連接關系表RAM中讀出輸出時隙的每個時隙的連接關系，并按照該連接關系從數據內存塊RAM中讀取出對應的輸入數據；
524、將步驟S23中得到的輸入數據進行并串轉換，得到2M串行輸出El鏈路。作為優選的實施方式，所述的數據內存塊RAM和時隙連接關系表RAM均有2048個存儲空間。參照圖3，所述步驟S3的HDLC通道時隙檢測流程如下531、首先添加一條待掃描的El鏈路，并檢查當前El鏈路是否有線路告警，若有線路告警則跳過該El鏈路，并將其標記為已掃描，繼續添加一條待掃描的El鏈路，反之，直接進入步驟S32 ；
532、從該El鏈路中一次性選擇32種通道組合，通道組合的順序依次為2M鏈路、64K鏈路、2*64K鏈路、3*64Κ鏈路到31*64Κ鏈路，共有32個鏈路；
533、配置好選擇出的32路通道組合的參數，延時300ms后檢查與所述32路通道對應的HDLC控制器是否接收到正確的7號信令包，如果接收到正確的7號信令包則將該HDLC 控制器的7號信令通道參數寫入掃描鏈路池，并檢測是否還有未掃描的El鏈路，否則放棄本次掃描直接檢測是否有未掃描的下一條El鏈路；
534、若還有未掃描的El鏈路，則添加掃描該El鏈路，反之，所有的El鏈路掃描完后， 將上述的掃描鏈路池中記錄的7號信令通道參數寫到時隙連接關系表中。作為優選的實施方式，步驟S4所述的交叉匯聚的實現方式是，通過讀取時隙連接關系表完成7號信令輸出到El輸出端口。基于El的7號信令通道檢測裝置，包括
El輸入采集模塊用于采集帶有7號信令的多路El輸入信號； PCM交叉連接模塊用于將采集到的多路El輸入信號進行時隙交叉連接； HDLC通道時隙檢測模塊用于將交叉后得到的信號時隙進行通道檢測； El輸出發送模塊用于將檢測出的有效7號信令通道時隙交叉匯聚到El輸出端口，所述的El輸出端口通過后續El高阻頭與信令采集器連接；
所述的PCM交叉連接模塊的輸入端與El輸入采集模塊相接，輸出端分別與HDLC通道時隙檢測模塊和El輸出發送模塊相接。作為優選的實施方式，所述的El輸入采集模塊有64路El輸入端口，所述的PCM交叉連接模塊支持64 X 64個2M碼流，即2048*2048個64K通道的無阻塞全交叉，所述的HDLC 通道時隙檢測模塊包含有32路HDLC控制器，可以同時檢測32種通道組合，所述的El輸出發送模塊有16路El輸出端口。作為優選的實施方式，本裝置通過一片大規模PFGA和一片用于參數配置和實現網管功能的外接CPU實現。以上是對本發明較佳實施進行了具體說明，但本發明創造并不限于所述實施例， 熟悉本領域的技術人員在不違背本發明精神的前提下還可做出種種的等同變形或替換，這些等同的變型或替換均包含在本申請權利要求所限定的范圍內。
權利要求
1.一種基于El的7號信令通道檢測方法，其特征在于包括以下步驟，51、用于采集帶有7號信令的多路El輸入信號的El輸入采集步驟；52、用于將采集到的多路El輸入信號進行時隙交叉連接的PCM交叉連接步驟；53、用于將交叉后得到的信號時隙進行通道檢測的HDLC通道時隙檢測步驟；54、用于將S3中檢測出的有效7號信令通道時隙交叉匯聚到El輸出端口的El輸出發送步驟，所述的El輸出端口與后續的El高阻頭連接。
2.根據權利要求1所述的一種基于El的7號信令通道檢測方法，其特征在于所述的步驟Sl支持同時采集64路El輸入信號，步驟S2中所述的時隙交叉連接支持64X64個 2M碼流，即204淋2048個64K通道的無阻塞全交叉，步驟S3中的通道檢測包含有32路HDLC 控制器，可以同時檢測32種通道組合。
3.根據權利要求1所述的一種基于El的7號信令通道檢測方法，其特征在于步驟S4 中所述的El輸出端口有16路El輸出端口。
4.根據權利要求2所述的一種基于El的7號信令通道檢測方法，其特征在于所述的步驟S2的具體流程如下，521、在El信號幀同步脈沖的控制下，將采集到的多路El輸入信號每個時隙的數據轉換為8bit的字節，在控制器的作用下按照時隙順序存入數據內存塊RAM中；522、將多路El輸入信號時隙重新排列組合后得到輸出時隙，將得到的輸出時隙對應輸入時隙的時隙編號依次存儲到時隙連接關系表RAM中；523、控制器按順序從時隙連接關系表RAM中讀出輸出時隙的每個時隙的連接關系，并按照該連接關系從數據內存塊RAM中讀取出對應的輸入數據；524、將步驟S23中得到的輸入數據進行并串轉換，得到2M串行輸出El鏈路。
5.根據權利要求4所述的一種基于El的7號信令通道檢測方法，其特征在于所述的數據內存塊RAM和時隙連接關系表RAM均有2048個存儲空間。
6.根據權利要求2所述的一種基于El的7號信令通道檢測方法，其特征在于所述步驟S3的HDLC通道時隙檢測流程如下，531、首先添加一條待掃描的El鏈路，并檢查當前El鏈路是否有線路告警，若有線路告警則跳過該El鏈路，并將其標記為已掃描，繼續添加一條待掃描的El鏈路，反之，直接進入步驟S32 ；532、從該El鏈路中一次性選擇32種通道組合，通道組合的順序依次為2M鏈路、64K鏈路、2*64K鏈路、3*64Κ鏈路到31*64Κ鏈路，共有32個鏈路；533、配置好選擇出的32路通道組合的參數，延時300ms后檢查與所述32路通道對應的HDLC控制器是否接收到正確的7號信令包，如果接收到正確的7號信令包則將該HDLC 控制器的7號信令通道參數寫入掃描鏈路池，并檢測是否還有未掃描的El鏈路，否則放棄本次掃描直接檢測是否有未掃描的下一條El鏈路；534、若還有未掃描的El鏈路，則添加掃描該El鏈路，反之，所有的El鏈路掃描完后， 將上述的掃描鏈路池中記錄的7號信令通道參數寫到時隙連接關系表中。
7.根據權利要求1所述的一種基于El的7號信令通道檢測方法，其特征在于步驟S4所述的交叉匯聚的實現方式是，通過讀取時隙連接關系表完成7號信令輸出到El輸出端
8.基于El的7號信令通道檢測裝置，其特征在于包括，El輸入采集模塊用于采集帶有7號信令的多路El輸入信號； PCM交叉連接模塊用于將采集到的多路El輸入信號進行時隙交叉連接； HDLC通道時隙檢測模塊用于將交叉后得到的信號時隙進行通道檢測； El輸出發送模塊用于將檢測出的有效7號信令通道時隙交叉匯聚到El輸出端口，所述的El輸出端口通過后續El高阻頭與信令采集器連接；所述的PCM交叉連接模塊的輸入端與El輸入采集模塊相接，輸出端分別與HDLC通道時隙檢測模塊和El輸出發送模塊相接。
9.根據權利要求8所述的基于El的7號信令通道檢測裝置，其特征在于所述的El 輸入采集模塊有64路El輸入端口，所述的PCM交叉連接模塊支持64X 64個2M碼流，即 2048*2048個64K通道的無阻塞全交叉，所述的HDLC通道時隙檢測模塊包含有32路HDLC 控制器，可以同時檢測32種通道組合，所述的El輸出發送模塊有16路El輸出端口。
10.根據權利要求8或9所述的基于El的7號信令通道檢測裝置，其特征在于本裝置通過一片大規模PFGA和一片用于參數配置和實現網管功能的外接CPU實現。
全文摘要
本發明公開了一種基于E1的7號信令通道檢測方法，包括下列步驟S1、用于采集帶有7號信令的多路E1輸入信號的E1輸入采集步驟；S2、用于多路E1輸入信號進行時隙交叉連接的PCM交叉連接步驟；S3、用于將交叉后得到的信號時隙通道檢測的HDLC通道時隙檢測步驟；S4、用于將檢測出的有效7號信令通道時隙交叉匯聚到輸出端口的E1輸出發送步驟，同時公開了一種實現該方法的裝置。由于本方法和裝置完成了7號信令從輸入到輸出的收斂，這樣可以避免由于不斷的人工配置采集設備的HDLC通道的參數而可能出現的錯誤，而且還可以節約采集設備的E1接口資源。本發明作為一種實用的檢測方法和裝置可以廣泛應用于7號信令監控系統。
文檔編號H04Q3/00GK102202243SQ201110167508
公開日2011年9月28日 申請日期2011年6月21日 優先權日2011年6月21日
發明者胡都歡, 黃琦 申請人:珠海市佳訊實業有限公司