專利名稱：一種電路系統主從互聯模塊的串行總線的制作方法
技術領域：
本發明涉及一種串行總線技術，具體涉及一種電路系統主從互聯模塊的串行總 線。
背景技術：
串行總線和并行總線相比具有結構簡單、占用引腳少、成本低的優點。常見的串行 總線有USB、SPI、fC等，其中SPI和1 總線在單片機、串行E2prom、LCD等器件中具有廣泛 的應用。目前，硬件系統正向高速、擴展性強、占用資源小的方向發展。通常一個系統要實 現很多功能，就要求系統中有多個從機，或系統建立后為增加一定的功能需要擴展從機模 塊，現有的主機硬件資源和系統結構將會阻礙系統的擴展。在現有的串行總線中，SPI總線 工作在一主多從的模式中時，主機需要有多個從機的片選引腳，主機硬件資源就可能不足； 而I2C的數據傳輸速度較慢，無法滿足系統高速、擴展性強、占用資源小的要求。
發明內容
本發明的目的是為了解決現有串行總線在一主多從的模式中擴展性差、靈活性 差、主機硬件資源不足等問題，提供一種電路系統主從互聯模塊的串行總線。為了解決上述技術問題，本發明采用的技術方案是一種電路系統主從互聯模塊的串行總線，包括主機、從機、通信信號線；所述的主 機有主機總線控制接口 ；所述的每個從機都有其從機總線控制接口 ；所述的通信信號線包 括時鐘信號線、地址信號線、主機輸出從機輸入信號線、主機輸入從機輸出信號線，主機與 從機通過主機總線控制接口、從機總線控制接口接入通信信號線上；每一從機設置有共有 的啟動碼和唯一的地址碼；主機通過地址信號線發送啟動碼和從機地址，從機接收到啟動 碼和地址碼后與自身的啟動碼和地址相匹配，從而實現主機與從機之間的識別并建立通所述的主機總線控制接口包括CSL時鐘邏輯電路、地址判決電路、地址發送電路、 數據發送電路和數據接收電路；在微控制器發送的控制信號的作用下產生串口所需的時鐘 信號，該信號輸出給地址發送電路、數據發送電路、地址判決電路、數據接收電路；地址發送 電路在時鐘信號的控制下，通過地址信號線發送啟動碼和從機地址，地址判決電路在時鐘 信號的控制下負責對地址信號線上的從機應答信號進行判決，有從機被選中時，停止發送 啟動碼和從機地址碼，在時鐘信號的控制下，數據發送電路和數據接收電路分別負責主機 與從機之間的數據發送和接收。所述的從機接口電路包括地址接收電路、地址比較電路、從機數據發送電路和從 機數據接收電路；在時鐘信號控制下，地址接收電路接收主機發送的啟動碼和從機地址； 比較電路判斷地址接收電路接收到的啟動碼和從機地址是否與自身的啟動碼和地址一致， 輸出應答信號通知主機，同時輸出標志信號FLAG2，FLAG2作為從機是否與主機發生數據傳輸的標志，若從機的FLAG2為高電平時，則該從機與主機發生數據傳輸，否則，不進行數據 傳輸；從機被選通后，在時鐘信號CSL控制下，從機數據發送電路和從機數據接收電路分別 負責主機與從機之間的數據發送和接收。所述的地址和數據采用雙信道、相同時鐘的傳輸方式。與現有技術相比，本發明的有益效果本發明提供的串行總線主要用于一主多從的模式中，總線內的從機有唯一的地址 碼作為識別碼；總線中主機與從機之間采用帶有時鐘信號的同步傳輸協議，采用全雙工的 數據通信，可實現高速的數據傳輸；本發明提供的總線的數據發起和結束由主機控制，使用 了 FIFO緩沖器，便于數據塊傳輸，傳輸的信息格式是二進制的0、1比特流。總線協議簡單、 可實現同步、全雙工、高速的數據傳輸，在工作于一主多從的模式中時，不需占用主機資源 (硬件資源)，從機可任意的擴展。
圖1為本發明提供的串行總線通信系統結構框圖；圖2為本發明提供的串行總線主機接口電路框圖；圖3為本發明提供的串行總線從機接口電路框圖；圖4為本發明提供的串行總線數據傳輸流程圖。
具體實施例方式下面結合附圖對本發明作進一步詳細說明。本發明提供的串行總線通信系統結構框如圖1所示。一種電路系統主從互聯模塊 的串行總線，包括主機、從機、通信信號線。在本串行總線上，連接有一個主機多個從機，如從機1、從機2……從機η。其中， 主機和每個從機都有總線控制接口，總線控制接口連接在通信信號線上，通信信號線包括 時鐘信號線CSL(Clock SignalLine)，用于控制從機地址的選通和數據的收發；地址信號線 ASL(Address Signal Line)，在CSL控制下，用于傳輸從機地址和回傳應答信號；主機輸出 從機輸入信號線MOSI (Master Output Slave Input)，在CSL控制下，用于傳輸主機發給從 機的數據；主機輸入從機輸出信號線MISO (Master Input Slave Output)，在CSL控制下， 用于傳輸從機回傳給主機的數據。主機通過地址信號線ASL發送啟動碼和從機地址，從機 接收到地址碼后與自身地址相匹配，從而實現主機與從機之間的識別并建立通信。如圖2所示，本發明的主機接口電路包括CSL時鐘邏輯電路、地址判決電路、地址 發送電路、數據發送電路和數據接收電路。標志信號FLAGl默認為低電平。CSL時鐘邏輯電 路是以時鐘信號CLK為基礎時鐘，在微控制器發送的控制信號的作用下產生串口所需的時 鐘信號，該信號輸出給地址發送電路、數據發送電路、地址判決電路、數據接收電路；地址發 送電路在時鐘信號的控制下，通過地址信號線ASL發送啟動碼和從機地址，地址判決電路 在時鐘信號的控制下負責對地址信號線ASL上的從機應答信號進行判決，ASL輸出為低電 平時，有從機被選中，此時，微控制器確認有從機被選中，標志信號FLAGl為高電平，停止發 送啟動碼和從機地址碼，在時鐘信號的控制下數據發送電路和數據接收電路分別負責主機 與從機之間的數據發送和接收，直至FLAGl為低電平時，地址信號線ASL重新發送啟動碼和從機地址。若ASL輸出為高電平時，沒有從機被選中，則FLAGl為低電平，地址發送電路在時 鐘信號的控制下，通過地址信號線ASL重新發送啟動碼和從機地址。如圖3所示，本發明的從機接口電路包括地址接收電路、地址比較電路、從機數據 發送電路和從機數據接收電路。在時鐘信號CSL控制下，地址接收電路通過ASL信號線接 收主機發送的啟動碼和從機地址；時鐘信號CSL控制下地址比較電路判斷地址接收電路接 收到的啟動碼和從機地址是否與自身的啟動碼和地址一致，通過ASL信號線輸出應答信號 通知主機，同時輸出標志信號FLAG2，FLAG2作為從機是否與主機發生數據傳輸的標志，若 從機的FLAG2為高電平時，則該從機與主機發生數據傳輸，否則，不進行數據傳輸；從機被 選通后，在時鐘信號CSL控制下從機數據發送電路和從機數據接收電路分別負責主機與從 機之間的數據發送和接收。如圖4所示，本發明的數據傳輸分為兩部分，一為從機選通；二為數據通信。在從 機的選通過程中，當主機總線控制接口接收到微控制器傳送來的啟動碼和從機地址后，啟 動CSL時鐘邏輯電路，ASL在CSL的上升沿驅動下，前4個周期發送啟動碼，后2個周期發 送從機地址，第7個周期的下降沿接收從機應答信號。在數據通信過程中，當微控制器接口 接收到微控制器傳送來的數據后，啟動CSL時鐘邏輯電路，通過MOSI移出數據，由MISO移 入數據，在移出一個字節后，CSL時鐘邏輯電路停止，通過主機的DATA_0UT總線將數據轉存 在微控制器中，微控制器接口再次接收到微控制器傳送來的數據后，重新啟動CSL時鐘邏 輯電路繼續數據傳輸，依此方法，直到數據被傳輸完畢。總線上數據通信的發起和結束由主機控制，當需要中斷時，微控制器發送中斷信 號，中斷主機與從機間的數據通信。當中斷主機與從機間的數據通信或數據傳輸完畢后，設 FLAGl、FLAG2為低電平，等待地址信號線ASL重新發送啟動碼和從機地址。實施例串行總線的從機設置啟動碼和地址碼，每一從機有共有的啟動碼和唯一的地址碼。串行總線上連接的有4個從機，公共的啟動碼為“0110”，從機1的地址碼為“00”， 從機2的地址碼為“01”，從機3的地址碼為“10”，從機4的地址碼為“11”。當主機需要與 從機2進行通信時，其總線上數據傳輸過程為首先，在時鐘信號CSL控制下，主機通過ASL先后傳輸4位啟動碼“0110”和從機 2的地址碼“01 ”，所有從機接收ASL信號線上傳輸過來的啟動碼和從機地址，當4個從機收 到啟動碼“0110”后，與自身的啟動碼進行比較，如果一致，開始準備接收主機發送的從機地 址 “01”。其次，4個從機接收到從機地址“01”后，存儲在從機地址寄存器里，從機地址比較 電路將收到的從機地址與其地址進行比較，此時，只有從機2收到的地址信息與自身的地 址相吻合，則從機2被選通，并在ASL線上輸出低電平作為應答信號，同時設置FLAG2為高 電平；而從機1、3、4收到的地址與其自身地址不一致，則從機1、3、4沒有被選通，并在ASL 線上輸出高電平作為應答信號，同時，從機1、3、4輸出FLAG2，FLAG2為低電平。最后，在主機的信號線ASL上收到的應答信號為低電平、從機2輸出FLAG2為高電 平時，主機開始與從機2進行數據傳輸，傳輸一次一個字節，直到數據被傳送完。主機如果收到的應答信號為高電平，認為沒有匹配的從機，并重新開始發送啟動碼和從機地址，進行 下一次地址匹配。 本發明提供的串行總線克服了現有總線的諸多弊端，可以在不改變現有系統結構 的基礎上，任意擴展功能模塊，實現系統中模塊間的通信。
權利要求
1.一種電路系統主從互聯模塊的串行總線，其特征在于包括主機、從機、通信信號 線；所述的主機有主機總線控制接口 ；所述的每個從機都有其從機總線控制接口 ；所述的 通信信號線包括時鐘信號線、地址信號線、主機輸出從機輸入信號線、主機輸入從機輸出信 號線，主機與從機通過主機總線控制接口、從機總線控制接口接入通信信號線上；每一從機 設置有共有的啟動碼和唯一的地址碼；主機通過地址信號線發送啟動碼和從機地址，從機 接收到啟動碼和地址碼后與自身的啟動碼和地址相匹配，從而實現主機與從機之間的識別 并建立通信。
2.根據權利要求1所述的串行總線，其特征在于所述的主機總線控制接口包括CSL 時鐘邏輯電路、地址判決電路、地址發送電路、數據發送電路和數據接收電路；在微控制器 發送的控制信號的作用下產生串口所需的時鐘信號，該信號輸出給地址發送電路、數據發 送電路、地址判決電路、數據接收電路；地址發送電路在時鐘信號的控制下，通過地址信號 線發送啟動碼和從機地址，地址判決電路在時鐘信號的控制下負責對地址信號線上的從機 應答信號進行判決，有從機被選中時，停止發送啟動碼和從機地址碼，在時鐘信號的控制 下，數據發送電路和數據接收電路分別負責主機與從機之間的數據發送和接收。
3.根據權利要求1所述的串行總線，其特征在于所述的從機接口電路包括地址接收 電路、地址比較電路、從機數據發送電路和從機數據接收電路；在時鐘信號控制下，地址接 收電路接收主機發送的啟動碼和從機地址；比較電路判斷地址接收電路接收到的啟動碼 和從機地址是否與自身的啟動碼和地址一致，輸出應答信號通知主機，同時輸出標志信號 FLAG2，FLAG2作為從機是否與主機發生數據傳輸的標志，若從機的FLAG2為高電平時，則該 從機與主機發生數據傳輸，否則，不進行數據傳輸；從機被選通后，在時鐘信號CSL控制下， 從機數據發送電路和從機數據接收電路分別負責主機與從機之間的數據發送和接收。
4.根據權利要求3所述的串行總線，其特征在于所述的地址和數據采用雙信道、相同 時鐘的傳輸方式。
全文摘要
本發明屬于串行總線技術領域。目的是為了解決現有串行總線在一主多從的模式中擴展性差、靈活性差、主機硬件資源不足等問題。本發明提供的串行總線包括時鐘信號線CSL；地址信號線ASL；主機輸出從機輸入信號線MOSI；主機輸入從機輸出信號線MISO。總線上數據通信的發起和結束由主機控制，在數據通信前，主機首先要廣播式發送某一從機地址，從機收到后與自身地址相比較，如果相同則進行選通，選通后的從機與主機進行點對點通信，不被選通的從機不接收主機發送的數據。本串行總線適用于高速數據傳輸的一主多從模式，本串行總線沒有片選信號線，可以在不考慮主機的片選引腳資源(硬件資源)的情況下，任意擴展從機，便于系統的功能擴展。
文檔編號H04L12/40GK102088386SQ20111002260
公開日2011年6月8日 申請日期2011年1月20日 優先權日2011年1月20日
發明者張丕狀, 李凱, 李沅, 楊彥卿, 蘇新彥, 韓焱 申請人:中北大學