光纖單向導入設備的制作方法

專利名稱：光纖單向導入設備的制作方法
技術領域：
本發明涉及一種單向導入設備，更為具體地講本發明是一種進行數據單向傳遞的 文件傳輸系統，尤其是指一種光纖單向導入設備，在國際專利分類表中本發明應該分到G 部或者H部。
背景技術：
隨著計算機技術和可移動存儲技術的不斷發展，特別是閃存技術的飛速發展，各 種USB存儲設備出現在人們的日常工作和生活中，給人們帶來了極大的方便。但隨之而來 的安全問題也日益增多，利用擺渡技術，通過USB存儲設備竊取用戶隱私數據的事件頻頻 發生，當涉及到國家、單位、個人等重大機密時會帶來不可估量的損失。

發明內容
本發明的目的在于針對已有技術的不足，提供一個用于解決涉密計算機中數據 安全傳輸問題的技術方案，實現計算機中文件的單向傳輸，從根本上解決了涉密數據通過 USB存儲設備被竊取的問題。本發明的目的是通過下述技術方案實現的所述的光纖單向導入設備分別配有USB存儲設備和PC的接口 ；主要特點在于所 述的設備包括嵌入式模塊、光纖單向傳輸模塊、USBtoLAN轉換模塊和電源控制模塊。所述的 嵌入式模塊與所述的光纖單向傳輸模塊相互連接，所述的嵌入式模塊連接所述的電源控制 模塊。所述的光纖單向傳輸模塊與所述的USBtoLAN轉換模塊相互連接。所述的電源控制 模塊分別連接所述的嵌入式模塊、所述的光纖單向傳輸模塊和所述的USBtoLAN轉換模塊。在所述的嵌入式模塊上配有連接USB存儲設備的接口。在所述的USBtoLAN轉換模塊上配有連接PC的接口。所述的嵌入式模塊包括ARM處理器、RAM內存、Flash閃存、USB接口和LAN網絡模 塊。所述的RAM內存與所述的ARM處理器相互連接，所述的Flash閃存與所述的ARM 處理器相互連接，所述的USB接口與所述的ARM處理器相互連接，所述的LAN網絡模塊與所 述的ARM處理器相互連接。所述的LAN網絡模塊包括LAN網卡和第一網絡變壓器。所述的LAN網卡和所述的第一網絡變壓器相互連接。所述的光纖單向傳輸模塊包括第二網絡變壓器、第三網絡變壓器、第一光纖收發 器、第二光纖收發器、第三光纖收發器和光模塊。所述的光模塊包括發送端和接收端，所述的發送端通過光纖連接接收端；所述的第二網絡變壓器與所述的第一光纖收發器相互連接，所述的第三網絡變壓 器與所述的第二光纖收發器相互連接，所述的第三光纖收發器的光收端與所述的光模塊的 發送端相互連接，所述的第三光纖收發器的光發端連接所述的第一光纖收發器的光收端，
11所述的第一光纖收發器的光發端連接所述的光模塊的發送端，所述的光模塊的接收端連接 所述的第二光纖收發器的光收端；所述的第二網絡變壓器與所述的嵌入式模塊相互連接，所述的第三網絡變壓器與 所述的USBtoLAN轉換模塊相互連接。所述的USBtoLAN轉換模塊包括USBtoLAN芯片、USB接口、參數存儲器和第四網絡 變壓器；所述的USB接口與所述的USBtoLAN芯片相互連接；所述的參數存儲器與所述的 USBtoLAN芯片相互連接；所述的USBtoLAN芯片與所述的第四網絡變壓器相互連接。所述的電源控制模塊包括輸入接口、5V濾波電路、控制電路、電壓轉換電路、1.8V 濾波電路、3. 3V濾波電路和2. 5V濾波電路；所述的輸入接口分別連接5V濾波電路和控制電路；所述的5V濾波電路分別連接 所述的電壓轉換電路和所述的控制電路；所述的控制電路連接所述的電壓轉換電路；所述 的電壓轉換電路分別連接所述的1. 8V濾波電路、3. 3V濾波電路和2. 5V濾波電路。由于本發明采用了上述的技術方案，所述的光纖單向導入設備利用嵌入式模塊讀 取USB存儲設備中的數據，然后通過光纖單向傳輸模塊和USBtoLAN轉換模塊，將數據發送 至客戶端計算機，由于不存在由客戶端計算機到嵌入式模塊的數據傳輸途徑，因此客戶端 計算機數據不會經光纖單向導入設備傳輸到USB存儲設備，從根本上解決了現有技術所存 在的問題。


下面結合附圖對本發明進行扼要說明，其中附圖1是連接上USB存儲設備和PC機的本發明的電路原理方框圖。附圖2是本發明的有關嵌入式模塊的原理方框圖。附圖3是連接上嵌入式模塊和USBtoLAN轉換模塊的本發明的有關光纖單向傳輸 模塊的原理方框圖。附圖4是本發明的有關USBtoLAN轉換模塊的原理方框圖。附圖5是本發明的有關電源控制模塊的原理方框圖。附圖6-1是本發明的有關嵌入式模塊中ARM處理器的具體電路原理圖。附圖6-2是本發明的有關嵌入式模塊中RAM內存的具體電路原理圖。附圖6-3是本發明的有關嵌入式模塊中Flash閃存的具體電路原理圖。附圖6-4-1是本發明的有關嵌入式模塊中第一 USB接口的具體電路原理圖。附圖6-4-2是本發明的有關嵌入式模塊中第二 USB接口的具體電路原理圖。附圖6-5是本發明的有關嵌入式模塊中LAN網絡模塊的具體電路原理圖。附圖7-1是本發明的有關光纖單向傳輸模塊中第二網絡變壓器以及第一光纖收 發器的具體電路原理圖。附圖7-2是本發明的有關光纖單向傳輸模塊中光模塊的具體電路原理圖。附圖7-3是本發明的有關光纖單向傳輸模塊中第二光纖收發器以及第三網絡變 壓器的具體電路原理圖。附圖7-4是本發明的有關光纖單向傳輸模塊中第三光纖收發器的具體電路原理圖。附圖8是本發明的有關USBtoLAN轉換模塊的具體電路原理圖。附圖9是本發明的有關電源控制模塊的具體電路原理圖。
具體實施例方式下面結合附圖和實施例對本發明進一步說明，其中附圖1是本發明的電路原理方框圖。從該附圖中可以看到所述的光纖單向導入 設備主要由四部分組成，其包括嵌入式模塊、光纖單向傳輸模塊、USBtoLAN轉換模塊和電源 控制模塊。其中所述的嵌入式模塊與所述的光纖單向傳輸模塊相互連接，所述的嵌入式模 塊連接所述的電源控制模塊。所述的光纖單向傳輸模塊與所述的USBtoLAN轉換模塊相互 連接。所述的電源控制模塊分別連接所述的嵌入式模塊、所述的光纖單向傳輸模塊和所述 的USBtoLAN轉換模塊。另外在所述的嵌入式模塊上配有與USB存儲設備連接的接口。在 所述的USBtoLAN轉換模塊上配有連接PC的接口。主要原理為嵌入式模塊為光纖單向導入設備的控制處理中心，負責自動檢測 USB存儲設備的插拔動作，并自動讀取USB存儲設備中的內容，然后將此數據通過嵌入式模 塊中的LAN網絡模塊(在以后將結合附圖2、附圖6-5有更為詳細的敘述)，傳輸到光纖單 向傳輸模塊，同時在無USB存儲設備插入時，控制電源控制模塊關閉部分電源輸出。光纖單 向傳輸模塊為本發明的處理中心，它從物理鏈路保證了信號的單向傳輸，其負責將網卡電 信號轉換為光信號，并構建單向的光信號傳輸途徑，保證光信號的絕對單向傳輸，并將光信 號恢復為電信號傳輸至USBtoLAN轉換模塊。USBtoLAN轉換模塊(附圖8有進一步敘述) 負責局域網LAN總線數據到USB總線數據的轉換，便于本發明與客戶計算機的連接。電源 控制模塊提供本發明的電源支持，使系統能夠穩定工作，并能夠在無數據傳輸時接受嵌入 式模塊的指令，切斷部分模塊的供電。附圖2是本發明的有關嵌入式模塊的原理方框圖。所述的嵌入式模塊包括五部 分ARM處理器、RAM內存、Flash閃存、USB接口和LAN網絡模塊。所述的RAM內存與所述 的ARM處理器相互連接，所述的Flash閃存與所述的ARM處理器相互連接，所述的USB接口 與所述的ARM處理器相互連接，所述的LAN網絡模塊與所述的ARM處理器相互連接。所述 的LAN網絡模塊包括LAN網卡和第一網絡變壓器。所述的LAN網卡和所述的第一網絡變壓 器相互連接。主要原理為ARM處理器為嵌入式模塊的核心，也是本發明的控制中心，負責檢測 USB存儲設備的接入狀態，并讀取其指定內容，通過LAN接口將數據發送到指定的IP地址 (附圖6-1有進一步敘述)。RAM內存主要存儲運行時需要臨時存儲的數據，但斷電后其中 數據也將消失，只適合暫存一些CPU經常使用的數據(附圖6-2有進一步敘述)。Flash閃 存為永久性存儲器，斷電后其中數據不會消失，負責存儲運行時所必須的重要數據以及用 戶需要保存的數據，但存取速度較慢(附圖6-3有進一步敘述)。USB接口主要為USB存 儲設備與ARM處理器之間數據傳輸提供物理接口，當有USB存儲設備接入時，USB總線上將 會有一個電平變化的過程，ARM處理器根據此變化即可檢測到USB設備的插拔動作，其包括 USBH0ST接口和USB DEVICE接口，所述的HOST接口用于連接USB存儲設備，所述的DEVICE 接口主要供調試ARM程序時使用(附圖6-4-1和6-4-2有進一步敘述)。LAN網絡模塊提
13供網絡接口，從USB存儲設備讀取的數據將通過該LAN網絡模塊傳輸至光纖單向傳輸模塊 (附圖6-5有進一步敘述)。當有USB存儲設備插入其USB接口時，ARM處理器將檢測到此 動作并讀取其設備信息，并發出控制信號使電源控制模塊各部分開始輸出電壓，然后告知 操作系統根據設備信息加載所需驅動，并讀取USB存儲設備中數據，將其暫存在RAM內存 中，然后發送至LAN網絡模塊，最后發送至光纖單向傳輸模塊的第二網絡變壓器。附圖3為連接上嵌入式模塊和USBtoLAN轉換模塊的本發明的有關光纖單向傳 輸模塊的原理方框圖。其包括網絡變壓器、光纖收發器、光模塊及光纖等部分。網絡變壓 器主要起到信號耦合的作用，可以增強信號使其傳輸距離增加；另外也可以使芯片端與外 部隔離以提高抗干擾力，也可以防止雷擊，在接到不同電平網卡接口時，可以減少相互之 間的影響。光纖收發器的功能為實現100Base-TX信號和lOOBaselx信號之間的轉換， 100Base-TX信號適合在網卡芯片與網絡變壓器之間傳輸，而lOOBase-h信號則適合在光 纖中傳輸，其接口主要包括電信號(即100Base-TX信號)端和光信號(即lOOBaselx信 號)端.而以上兩種信號端口又分別包括信號發送端和信號接收端，經常分別稱其為電收 端、電發端、光收端和光發端，如附圖3所示。光模塊為收發一體模塊，有一個發送端和一 個接收端，其功能為實現光電轉換；在發送端，將從第一光纖收發器送過來的電信號轉換 為光信號，并通過光纖傳送出去；在接收端從光纖上接收光信號，并將其轉換為電信號發 送至第二光纖收發器。由于光纖單向傳輸模塊在硬件線路上只存在單向的通信鏈路，而對 于由光纖收發器組成的光纖通信線路來說，光纖收發器是需要工作在雙向傳輸模式的，如 果光纖收發器的信號接收端不能接收到信號，其信號發送端將會停止發送數據，為了解決 此問題，實現單向傳輸，在光纖單向傳輸模塊的的發送端，新增一個第三光纖收發器，使其 光收端與光發端分別與第一光纖收發器的光發端與光收端相連，如附圖3所示。于是在第 一光纖收發器與第三光纖收發器之間形成了一個完整的雙向信號傳輸通路，使第一光纖收 發器能夠正常發送和接收數據，而第一光纖收發器光發端同時與光模塊相連，經過光模塊 的光電轉換后，進而傳輸到第二光纖收發器的光收端。如上所示，從而實現了數據的單向 傳輸。其信號流程為嵌入式模塊發送過來的信號先經過第二網絡變壓器耦合后，傳送至 第一光纖收發器的電收端，第一光纖收發器接收到此信號(100BASE-TX)后，將此信號轉換 為適合于光纖傳輸的信號(100BASE-FX)，并通過其光發端傳送至光模塊的發送端；此信號 (100BASE-FX)同時傳送至第三光纖收發器的光收端，第三光纖收發器在其光收端檢測到有 信號輸入時，其光發端將會有信號輸出，此信號將傳送至第一光纖收發器的光收端，從而保 證第一光纖收發器能夠正常工作；傳送至光模塊發送端的信號經過光模塊電-光轉換后， 經過光纖傳送至光模塊的接收端，然后經光-電轉換后轉換為電信號，然后由光模塊的接 收端傳送至第二光纖收發器的光收端，此信號(100BASE-FX)經過第二光纖收發器后，轉換 為100BASE-TX100BASE-TX，并由其電發端傳送至第三網絡變壓器，最后傳送至USBtoLAN轉 換模塊的第四網絡變壓器(見附圖4)，實現數據的單向傳輸。附圖4是本發明的有關USBtoLAN轉換模塊的原理方框圖。所述的USBtoLAN轉換 模塊包括USBtoLAN芯片、USB接口、參數存儲器和第四網絡變壓器四部分。所述的USB接 口與所述的USBtoLAN芯片相互連接；所述的參數存儲器與所述的USBtoLAN芯片相互連接； 所述的USBtoLAN芯片與所述的第四網絡變壓器相互連接；其功能為將光纖單向傳輸模塊 傳送過來的LAN局域網信號轉換為USB信號，使光纖單向導入設備通過USB接口連接至客戶計算機。第四網絡變壓器用于耦合信號，還起到隔離無用信號的作用；USBtoLAN芯片的 功能為實現USB接口與LAN接口之間的轉換，其包括數據自動檢測與協議的自動轉換；參數 存儲器用于存儲一些設備相關的參數，如USB設備描述符、Ethernet ID以及適配器的配置 信息；USB接口起到連接用戶端計算機的作用。其流程為從光纖單向傳輸模塊發送過來的 信號首先經過第四網絡變壓器耦合至USBtoLAN芯片，經過轉換后，通過USB接口傳送至USB 插座，最終傳送至用戶端計算機。附圖5是本發明的有關電源控制模塊的原理方框圖。從該附圖中可以看到其包 括輸入接口、5V濾波電路、控制電路、電壓轉換電路、1. 8V濾波電路、3. 3V濾波電路和2. 5V 濾波電路等部分；所述的輸入接口分別連接5V濾波電路和控制電路；所述的5V濾波電路 分別連接所述的電壓轉換電路和所述的控制電路；所述的控制電路連接所述的電壓轉換電 路；所述的電壓轉換電路分別連接所述的1. 8V濾波電路、3. 3V濾波電路和2. 5V濾波電路。 電源控制模塊主要為該發明的正常工作提供穩定的電源支持，并且可以在嵌入式模塊的控 制下關閉部分電路的電源，以節約能源；輸入接口起橋梁作用，用于連接外部5V電源和嵌 入式模塊的控制信號，外部5V電源為整個系統提供電源支持，嵌入式模塊的控制信號用于 控制電壓轉換電路的工作狀態；5V濾波電路的是濾除輸入5V電壓中的干擾信號及高頻諧 波；控制電路的作用為根據嵌入式模塊傳送過來的控制信號的電平的變化，控制電壓轉 換電路是否輸出電壓；電壓轉換電路的作用是將輸入的5V電壓分別轉換為穩定的1. 8V、 3. 3V和2. 5V電壓輸出；1. 8V濾波電路、3. 3V濾波電路和2. 5V濾波電路的作用分別為濾除 輸出1. 8V、輸出3. 3V以及2. 5V電壓中的干擾信號及高頻諧波，為本發明提供一個穩定的 電壓供給；其信號流程為外部5V電源通過輸入接口接至其5V濾波電路，經濾波后分別接 至繼電器、1. 8V和3. 3V電壓轉換電路，并為系統提供所需的5V電壓；電壓轉換電路輸出的 1. 8V和3. 3V電壓分別經過1. 8V濾波電路、3. 3V濾波電路的濾波后，為本發明提供所需的 1.8V和3. 3V電壓；2. 5V電壓轉換電路的輸入電壓取自繼電器，繼電器的通斷狀態由嵌入式 模塊的控制信號決定；即2. 5V電壓的輸出受嵌入式模塊的控制，2. 5V電壓轉換電路的輸出 電壓經2. 5V濾波電路濾波后，為本發明提供所需的2. 5V電壓。下面更為具體地介紹本發明的最佳實施例附圖6-1是本發明的有關嵌入式模塊中ARM處理器的具體電路原理圖。該附圖給 出了有關嵌入式模塊中ARM處理器的最佳實施例，其中包括集成電路U1、第四晶振W、第一 電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第 八電阻R8、第九電阻R9、第二十九電容C29、第三十電容C30、第三i^一電容C31、第三十二 電容C32、第三十三電容C33、第三十四電容C34、第四i^一電容C41、第四十三電容C43、第 四十四電容C44、第九十六電容C96、第九十七電容C97、第一開關Si、第二開關S2和電感 L2 ；所述的集成電路Ul的VDDC0RE接線腳分別連接所述的第三十一電容C31的一端和1. 8V 電源端子，所述的第三十一電容C31的另一端接地；所述的集成電路Ul的PLLRCA接線腳分 別連接所述的第二電阻R2的一端和所述的第三十電容C30的一端，所述的第二電阻R2的 另一端連接所述的接第二十九電容以9的一端，所述的接第二十九電容以9的另一端接地， 所述的第三十電容C30的另一端接地；所述的集成電路Ul的VDDPLLB和VDDPLLA接線腳 都連接所述的第三十四電容C34的一端和1. 8V電源端子，所述的第三十四電容C34另一端 接地；所述的集成電路Ul的XOUT接線腳連接所述的第三電阻R3的一端，所述的第三電阻R3的另一端分別連接所述的第四晶振W的一端和所述的第三十二電容C32的一端，所述 的第四晶振W的另一端分別連接所述的第三十三電容C33的一端和所述的第四電阻R4的 一端，所述的第三十三電容C33的另一端和所述的第三十二電容C32另一端均接地，所述的 第四電阻R4另一端連接所述的集成電路Ul的XIN接線腳；所述的集成電路Ul的OSCSEL 接線腳連接所述的第五電阻R5的一端，所述的第五電阻R5的另一端接地；所述的集成電 路Ul的VDDBU接線腳連接1. 8V電源端子；所述的集成電路Ul的GNDBU接線腳接地；所述 的集成電路Ul的AGAND接線腳分別連接所述的第四十三電容C43的一端、所述的第九十六 C96電容的一端和所述的第九電阻R9的一端，所述的第九電阻R9的另一端接地，所述的第 四十三電容C43的另一端分別連接所述的集成電路Ul的AVDD接線腳、所述的第九十六電 容C96的另一端、電感L2的一端和所述的第八電阻R8的一端，所述的電感L2的另一端分 別連接所述的第四十四電容C44的一端、所述的第九十七電容C97的一端和所述的3. 3V電 源端子，所述的第四十四電容C44的另一端和所述的第九十七電容C97的另一端相連并接 地，所述的第八電阻R8的另一端分別連接所述的集成電路Ul的VREFP接線腳和所述的第 四十一電容C41的一端，所述的第四十一電容C41的另一端接地；所述的集成電路Ul的TST 接線腳連接連接所述的第七電阻R7的一端，所述的第七電阻R7的另一端接地，所述的集成 電路Ul的BMS接線腳分別連接所述的第六電阻R6的一端和第二開關S2的一端，所述的第 六電阻R6的另一端連接3. 3V電源端子，所述的第二開關S2的另一端接地；所述的集成電 路Ul的NRST接線腳連接所述的第一電阻Rl的一端，所述的第一電阻Rl的另一端連接所 述的第一開關Sl的一端，所述的第一開關Sl的另一端接地；所述的集成電路Ul的GND接 線腳分別接地；所述的集成電路Ul的VDDI0M、VDDI0P0和VDDI0P1接線腳分別連接3. 3V電 源端子。附圖6-2是本發明的有關嵌入式模塊中RAM內存的具體電路原理圖。附圖給出了 有關嵌入式模塊中RAM內存的最佳實施例，其中包括集成電路TO和U7、第八十七電阻R87、 第八十八電阻R88、第九十二電阻R、第九十三電阻R93、第三十五電容C35、第三十六電容 C36、第三十七電容C37、第三十八電容C38、第三十九電容C39、第四十電容C40、第四十二 電容C42、第四十五電容C45、第四十六電容C46、第四十七電容C47、第四十八電容C48、第 四十九電容C49、第五十電容C50、第五i^一電容C51 ；所述的集成電路TO的 接線腳分別連接所述的第八十八電阻R88和第八十七電 阻R87的一端，所述的第八十八電阻R88的另一端連接3. 3V電源端子，所述的第八十七電 阻R87的另一端連接SDCS端口 ；所述的第三十五電容C35、第三十六電容C36、第三十七電 容C 37、第三十八電容C 38、第三十九電容C39、第四十電容C40、第四十二電容C42的一端 連接3. 3V電源端子和所述的集成電路TO的VDD和VDDQ接線腳，所述的第三十五電容C35、 第三十六電容C36、第三十七電容C37、第三十八電容C38、第三十九電容C39、第四十電容 C40、第四十二電容C42的另一端分別接地；所述的集成電路U6的VSS和VSSQ接線腳分別 接地；所述的集成電路U7的Α10、ΒΑ0、BAU CKE、CLK,CAS, 1^和,~11"分別連接SDA10、 BAO、BA1、SDCKE、SDCK、CAS、RAS、SDWE網絡標號；所述的集成電路U7的改接線腳分別連接 所述的第九十三電阻R93的一端和第九十二電阻R92的一端，所述的第九十三電阻R93的 另一端連接3. 3V電源端子，所述的第九十二電阻R92的另一端連接SDCS端口 ；所述的第 四十五電容C45、第四十六電容C46、第四十七電容C47、第四十八電容C48、第四十九電容
16C49、第五十電容C50和第五十一電容C51的一端分別連接3. 3V電源端子和所述的集成電 路U7的VDD和VDDQ接線腳，所述的第四十五電容C45、第四十六電容C46、第四十七電容 C47、第四十八電容C48、第四十九電容C49、第五十電容C50和第五i^一電容C51的另一端 分別接地；所述的集成電路U7的VSS和VSSQ接線腳分別接地。附圖6-3是本發明的有關嵌入式模塊中Flash閃存的具體電路原理圖。附圖給出 了有關嵌入式模塊中Flash閃存的最佳實施例，其中包括集成電路U12、第八十九電阻R89、 第九十電阻R90、第九i^一電阻R91、第七十三電容C73和跳線開關S3 ；所述的集成電路U12的di"接線腳連接所述的第八十九電阻R89的一端，所述的第 八十九電阻R89的另一端接3. 3V電源端子；所述的集成電路U12的R/Γ接線腳連接所述 的第九十電阻R90的一端，所述的第九十電阻R90的另一端連接3. 3V電源端子；所述的集 成電路U12的^接線腳分別連接第九十一電阻R91的一端和所述的跳線開關S3的一端，所 述的第九十一電阻R91的另一端連接3. 3V電源端子，所述的跳線開關S3的另一端接地；所 述的集成電路U12的PRE接線腳接地；所述的集成電路U12的VCC接線腳分別連接3. 3V電 源端子和第七十三電容C73的一端，所述的第七十三電容C73的另一端接地；所述的集成電 路U12的VSS接線腳接地。附圖6-4-1和附圖6-4-2是本發明的有關嵌入式模塊中第一 USB接口和第二 USB 接口的具體電路原理圖。該附圖給出了本發明的有關嵌入式模塊中第一和第二 USB接口的 最佳實施例，該實施例包括所述的USB接口包括第一 USB插座Jl和第二 USB插座J2、第 一磁珠LBl和第二磁珠LB2 ；所述的第一 USB插座Jl的VCC接線腳連接所述的第一磁珠LBl的一端，所述的第 一磁珠LBl的另一端連接5V電源端子；所述的第一 USB插座Jl的GND接線腳接地；所述的 第二 USB插座J2的VCC接線腳連接所述的第二磁珠LB2的一端，所述的第二磁珠LB2的另 一端連接5V電源端子；所述的第二 USB插座J2的GND接線腳接地。附圖6-5是本發明的有關嵌入式模塊中LAN網絡模塊的具體電路原理圖。該附圖 給出了有關嵌入式模塊中LAN網絡模塊的最佳實施例，從中可以看到其包括集成電路U2、 第一晶振Y1、第十二電阻R12、第十電阻R10、第i^一電阻R11、第十三電阻R13、第十四電阻 R14、第十五電阻R15、第十六電阻R16、第十七電阻R17、第十八電阻R18、第十九電阻R19、第 二十電阻R20和第二i^一電阻R21、阻排RP1、第一電容Cl、第二電容C2、第三電容C3、第四 電容C4、第五電容C5、第六電容C6、第七電容C7、第八電容C8、第九電容C9、第十電容C10、 第i^一電容C11、第十二電容C12、第九十四電容C94、第九十五電容C95、電感Li、第一發光 二極管D1、第二發光二極管D2和第1網絡變壓器Tl ；所述的第一晶振Yl的一端分別連接所述的集成電路U2的REF_CLK/XT2接線腳和 所述的第四電容C4的一端，所述的第四電容C4的另一端接地，所述的第一晶振Yl的另一 端分別連接所述的集成電路U2的XTl接線腳和所述的第五電容C5的一端，所述的第五電 容C5的另一端接地；所述的第十二電阻R12的一端連接所述的集成電路U2的COL/RM II 接線腳，其另一端連接3. 3V電源端子；所述的第十電阻RlO的一端連接所述的集成電路U2 的MDINTR接線腳，所述的第十電阻RlO的另一端連接3. 3V電源端子；所述的第十一電阻 Rll的一端連接所述的集成電路U2的DISMDIX接線腳，所述的第十一電阻Rll的另一端連 接3. 3V電源端子；所述的第一電容Cl、第二電容C2和第三電容C3的一端分別連接3. 3V
17電源端子和所述的集成電路U2的DVDD接線腳，所述的第一電容Cl、第二電容C2和第三電 容C3的另一端分別接地；所述的集成電路U2的DGND接線腳和PWRDWN接線腳分別接地；所 述的集成電路U2的TX+接線腳分別連接所述的第十七電阻R17的一端和第1網絡變壓器 Tl的1接線腳，所述的第十七電阻R17的另一端分別連接第十六電阻R16的一端和第十一 電容Cll的一端，所述的第十一電容Cll的另一端接地；所述的第十六電阻R16的另一端分 別連接所述的集成電路U2的TX-接線腳和第1網絡變壓器Tl的3接線腳；所述的集成電 路U2的接線腳RX+分別連接所述的第十五電阻R15的一端和所述的第1網絡變壓器Tl的 6接線腳，所述的第十五電阻R15的另一端分別連接所述的第十四電阻R14的一端和所述 的第九電容C9的一端，所述的第九電容C9的另一端接地，所述的第十四電阻R14的另一端 分別連接所述的集成電路U2的RX-接線腳和第1網絡變壓器Tl的8接線腳；所述的第1 網絡變壓器Tl的15接線腳連接所述的第二十電阻R20的一端，所述的第二十電阻R20的 另一端分別連接所述的第二十一電阻R21 —端和所述的第十二電容C12的一端，所述的第 二十一電阻R21另一端連接所述的第1網絡變壓器Tl的10接線腳，所述的第十二電容C12 的另一端接地；所述的集成電路U2的AVDDR接線腳分別連接所述的第六電容C6、第七電 容C7、第九十四電容C94的一端和所述的電感Ll的一端，所述的第六電容C6、第七電容C7、 第九十四電容C94的另一端均接地，所述的電感Ll的另一端分別連接所述的第九十五電容 C95的一端和3. 3V電源端子，所述的第九十五電容C95的另一端接地；所述的集成電路U2 的AVDDT接線腳分別連接所述的第八電容C8的一端和3. 3V電源端子，所述的第八電容C8 的另一端接地；所述的集成電路U2的AGND接線腳接地；所述的第十三電阻R13的兩端分 別連接所述的集成電路U2的BGRESG和BGRES接線腳；所述的集成電路U2的LEDM0DE接線 腳連接所述的排阻RPl的1腳；所述的排阻RPl的2、4和6腳分別連接3. 3V電源端子，其 3腳分別連接所述的集成電路U2的LED1/0P1接線腳和所述的第二發光二極管D2陰極，其 5腳連接所述的集成電路U2的LED2/0P2接線腳和和所述的第一發光二極管Dl陰極，所述 的第二發光二極管D2陽極連接所述的第十八電阻R18的一端，所述的第十八電阻R18的另 一端連接3. 3V電源端子，所述的第一發光二極管D 1陽極連接所述的第十九電阻R19的一 端，所述的第十九電阻R19的另一端連接3. 3V電源端子。附圖7-1是本發明的有關光纖單向傳輸模塊中第二網絡變壓器以及第一光纖收 發器的具體電路原理圖。該附圖給出了有關光纖單向傳輸模塊中第二網絡變壓器以及第 一光纖收發器的具體電路原理圖的最佳實施例，該實施例包括第2網絡變壓器T2、集成電 路U3、第二晶振Y2、第二十二電阻R22、第二十三電阻R23、第二十四電阻R24、第二十五電 阻R25、第二十六電阻R26、第二十七電阻R27、第二十八電阻R28、第二十九電阻R29、第三十 電阻R30、第三i^一電阻R31、第三十二電阻R32、第三十三電阻R33、第三十四電阻R34、第 三十五電阻R35、第三十六電阻R36、第三十七電阻R37、第三十八電阻R38、第三十九電阻 R39、第四十電阻R40、第十三電容C13、第十四電容C14、第十五電容C15、第十六電容C16、第 十七電容C17、第十八電容C18、第十九電容C19、第三發光二極管D3 ；所述的第2網絡變壓器T2的13腳連接所述的第二十二電阻R22的一端，所述的 第十三電容C13的一端連接所述的第二十二電阻R22的另一端，所述的第十三電容C13的 另一端接地；所述的第2網絡變壓器T2的8腳分別連接所述的集成電路U3的RXIM接線 腳和第二十七電阻R27的一端，其6腳分別連接所述的集成電路U3的RXIP接線腳和所述
18的第二十六電阻R26的一端，其3腳分別連接所述的集成電路U3的TXOM接線腳和所述的 第二十四電阻R24的一端，其1腳分別連接所述的集成電路U3的TXOP接線腳和所述的第 二十五電阻R25的一端，所述的第十六電容C16的一端接地，其另一端分別連接第二十七 電阻R27和第二十六電阻R26的另一端；所述的第十五電容C15的一端接地，其另一端分 別連接第二十五電阻R25和第二十四電阻R24的另一端；所述的第十四電容C14的一端接 地，其另一端分別連接所述的第2網絡變壓器T2的5腳和2. 5V電源端子；所述的集成電 路U3的AVCC、VCC和VCC_I0接線腳分別連接2. 5V電源端子，其GND和GND_I0接線腳分別 接地；所述的第二十三電阻R23的一端接地，其另一端連接所述的集成電路U3的BGRES接 線腳；所述的集成電路U3的FXRDP接線腳連接所述的第三十電阻R30的一端，其FXRDM接 線腳連接所述的第三十一電阻R31的一端，其FXTDP接線腳連接所述的第三十二電阻R32 的一端，其FXTDM接線腳連接所述的第三十三電阻R33的一端，所述的第三十電阻R30和 第三十一電阻R31的另一端共同接第二十八電阻R28、第二十九電阻似9和所述的第十七 電容C17的公共端，所述的第二十八電阻R28的另一端連接所述的所述的2. 5V電源端子， 所述的第二十九電阻似9和所述的第十七電容C17的另一端分別接地，所述的第三十二電 阻R32的和第三十三電阻R33的另一端連接所述的2. 5V電源端子；所述的集成電路U3的 FSXD接線腳連接所述的第三十四電阻R34、第三十五電阻R35的公共端，所述的第三十四電 阻R34另一端連接2. 5V電源端子，所述的第三十五電阻R35的另一端接地；所述的集成電 路U3的DIRECT_WIRE接線腳連接所述的第三十七電阻R37的一端，其FAST_FWD接線腳連 接所述的第三十六電阻R36的一端，所述的第三十七電阻R37和第三十六電阻R36的公共 端連接2. 5V電源端子；所述的集成電路U3的TSE和TSM接線腳分別連接所述的第三十九 電阻R39和第三十八電阻R38的一端.所述的第三十九電阻R39和第三十八電阻R38的公 共端接地；所述的集成電路U3的FLKLED接線腳連接所述的第三發光二極管D3的陰極，所 述的第四十電阻R40的一端連接所述的第三發光二極管D3的陽極，所述的第四十電阻R40 的另一端連接2. 5V電源端子；所述的集成電路U3的OSCI接線腳分別連接所述的第二晶振 Y2的一端和所述的第十九電容C19的一端，其X2接線腳分別連接所述的第二晶振Y2的另 一端和第十八電容C18的一端，所述的第十八電容C18和第十九電容C19的公共端接地。附圖7-2是本發明的有關光纖單向傳輸模塊中光模塊的具體電路原理圖。該附圖 給出了有關光纖單向傳輸模塊中光模塊的具體電路的最佳實施例，從圖中可以看到其包括 光模塊J4、第八十一電阻R81、第八十二電阻R82、第八十三電阻R83、第八十四電阻R84、第 六十六電容C66、第六十七電容C67、第六十八電容C68、第七十電容C70。所述的光模塊J4的RxVEE和TxVEE接線腳分別接地；所述的光模塊J4的RxVCC 和TxVCC接線腳相連并分別連接5V電源端子、第六十七電容C67和第七十電容C70的一端， 所述的第六十七電容C67和第七十電容C70的另一端均接地；所述的光模塊J4的TD_接線 腳分別連接所述的第六十八電容C68的一端和第八十三電阻R83、第八十四電阻R84公共 端；其TD+的接線腳分別連接所述的第六十六電容C66的一端和所述的第八十一電阻R81、 第八十二電阻R82的公共端，所述的第八十二電阻R82和第八十三電阻R83的公共端連接 5V電源端子，所述的第八十一電阻R81和第八十四電阻R84的另一端分別接地。附圖7-3是本發明的有關光纖單向傳輸模塊中第二光纖收發器以及第三網絡變 壓器的具體電路原理圖。該附圖給出了有關光纖單向傳輸模塊中第二光纖收發器以及第三網絡變壓器的具體電路原理圖的最佳實施例，其包括第3網絡變壓器T3、集成電路U4、 第三晶振TO、第四i^一電阻R41、第四十二電阻R42、第四十三電阻R43、第四十四電阻R44、 第四十五電阻R45、第四十六電阻R46、第四十七電阻R47、第四十八電阻R48、第四十九電阻 R49、第五十電阻R50、第五i^一電阻R51、第五十二電阻R52、第五十三電阻R53、第五十四 電阻R54、第五十五電阻R55、第五十六電阻R56、第五十七電阻R57、第五十八電阻R58、第 五十九電阻R59、第六十電阻R60、第六i^一電阻R61、第六十二電阻R62、第六十三電阻R63、 第二十電容C20、第二i^一電容C21、第二十二電容C22、第二十三電容C23、第二十四電容 C24、第二十五電容C25、第二十六電容C26、第二十七電容C27、第二十八電容C28、第四發光 二極管D4和第五發光二極管D5。 所述的第3網絡變壓器T3的13腳連接所述的第四十一電阻R41的一端，所述的 第二十電容C20的一端連接所述的第四十一電阻R41的另一端，而第二十電容C20的另一 端接地；所述的第3網絡變壓器T3的8腳分別連接所述的集成電路U4的RXIM接線腳和所 述的第四十五電阻R45的一端；其6腳分別連接所述的集成電路U4的RXIP接線腳和所述 的第四十二電阻R42的一端，其3腳分別連接所述的集成電路U4的TXOM接線腳和所述的 第四十八電阻R48的一端；其1腳分別連接所述的集成電路U4的TXOP接線腳和所述的第 四十六電阻R46的一端；所述的第二十二電容C22的一端接地，其另一端分別連接第四十五 電阻R45和第四十二電阻R42的公共端；所述的第二十三電容C23的一端接地，其另一端分 別連接第四十八電阻R48和第四十六電阻R46的公共端；所述的第二十一電容C21的一端 接地，其另一端分別連接所述的第3網絡變壓器T3的5腳和2. 5V電源端子；所述的集成電 路U4的AVCC、VCC和VCC_I0接線腳分別連接2. 5V電源端子；其GND和GND_I0接線腳接地； 所述的第四十四電阻R44的一端接地，其另一端接所述的集成電路U4的BGRES接線腳；所 述的集成電路U4的FXRDP接線腳分別連接所述的第五十二電阻R52的一端和第二十四電 容C24的一端，其FXRDM接線腳分別連接所述的第五十一電阻R51的一端和第二十五電容 C25的一端，所述第五十二電阻R52和第五十一電阻R51的公共端連接所述的第二十六電 容C26、所述的第五十三電阻R53和第五十四電阻R54的公共端；所述的第五十三電阻R53 的另一端連接2. 5V電源端子，所述的第五十四電阻肪4和所述的第二十六電容以6另一端 均接地；所述的第二十四電容C24的另一端連接所述的第四十三電阻R43和第四十七電阻 R47的公共端；所述的第二十五電容C25的另一端連接所述的第四十九電阻R49和第五十 電阻R50的公共端，所述的第四十三電阻R43和第五十電阻R50的公共端接5V電源端子；所 述的第四十七電阻R47和第四十九電阻R49的公共端接地；所述的集成電路U4的FXSD接 線腳連接所述的第五十六電阻R56和第五十七電阻R57的公共端，所述的第五十七電阻R57 的另一端接地，所述的第五十六電阻R56的另一端連接所述的第五十五電阻R55的一端，所 述的第五十五電阻R55的另一端連接5V電源端子；所述的集成電路U4的DIRECT_WIRE接 線腳連接所述的第五十九電阻R59的一端，其FAST_FWD接線腳連接所述的第五十八電阻 R58的一端，所述的第五十九電阻R59和第五十八電阻R58公共端連接2. 5V電源端子；所 述的集成電路U4的TSE和TSM接線腳分別連接所述的第六十三電阻R63和第六十電阻R60 的一端，所述的第六十三電阻R63和第六十電阻R60的公共端接地；所述的集成電路U4的 FLKLED和LED_TP_LINK接線腳分別連接所述的第四發光二極管D4和第五發光二極管D5的 陰極；所述的第六十一電阻R61和第六十二電阻R62的一端分別連接所述的第四發光二極
20管D4和第五發光二極管D5的陽極，其公共端連接所述的2. 5V電源端子；所述的集成電路 U4的OSCI接線腳分別連接第三晶振TO的一端和所述的第二十八電容C28的一端；其X2 接線腳分別連接所述的第三晶振Y3的另一端和所述的第二十七電容C27的一端，所述的第 二十八電容以8和第二十七電容C27的公共端接地。附圖7-4是本發明的有關光纖單向傳輸模塊中第三光纖收發器的具體電路原理 圖。該附圖給出了有關光纖單向傳輸模塊中第三光纖收發器的具體電路原理圖的最佳實施 例，其中包括集成電路TO、第五晶振TO、第六十五電阻R65、第六十六電阻R66、第六十七電 阻R67、第六十八電阻R68、第六十九電阻R69、第七十電阻R70、第七i^一電阻R71、第七十二 電阻R72、第七十三電阻R73、第七十四電阻R74、第七十五電阻R75、第七十六電阻R76、第 七十七電阻R77、第五十六電容C56、第五十七電容C57、第五十八電容C58、第五十九電容 C59、第六十電容C60、第六i^一電容C61、第六十二電容C62 ；所述的集成電路TO的AVCC、VCC和VCC_I0接線腳分別連接2. 5V電源端子；其GND 和GND_I0接線腳接地；所述的第六十五電阻R65的一端接地，其另一端連接所述的集成電 路U5的BGRES接線腳；所述的集成電路U5的FXRDP接線腳分別連接所述的第六十九電阻 R69的一端和所述的第五十七電容C57的一端；其FXRDM接線腳分別連接所述的第七十電 阻R70和所述的第五十八電容C58的一端；其FXTDP接線腳分別連接所述的第七十一電阻 R71和所述的第五十九電容C59的一端；其FXTDM接線腳分別連接所述的第六十八電阻R68 和第六十電容C60的一端；所述的第六十九電阻R69、第七十電阻R70的另一端共同連接第 六十六電阻R66、第六十七電阻R67和所述的第五十六電容C56的公共端；所述的第六十六 電阻R66的另一端連接2. 5V電源端子；所述的第六十七電阻R67和所述的第五十六電容 C56的另一端分別接地；所述的第七十一電阻R71和第六十八電阻R68的另一端共接2. 5V 電源端子；所述的集成電路U5的FXSD接線腳連接所述的第七十二電阻R72、第七十三電 阻R73的公共端，所述的第七十二電阻R72另一端連接2. 5V電源端子，所述的第七十三電 阻R73的另一端接地；所述的集成電路U5的DIRECT_WIRE和FAST_FWD接線腳分別連接所 述的第七十五電阻R75和第七十四電阻R74的一端，所述的第七十五電阻R75和第七十四 電阻R74的公共端連接2. 5V電源端子；所述的集成電路U5的TSE和TSM接線腳分別連接 第七十七電阻R77和第七十六電阻R76的一端，所述的第七十七電阻R77和第七十六電阻 R76的公共端接地；所述的集成電路U5的OSCI接線腳分別連接第五晶振TO的一端和所述 的第六十二電容C62的一端；其X2接線腳分別連接所述的第五晶振TO的另一端和所述的 第六十一電容C61的一端，所述的第六十二電容C62和所述的第六十一電容C61的公共端 接地。附圖8是本發明的有關USBtoLAN轉換模塊的具體電路原理圖。該附圖給出了有關 USBtoLAN轉換模塊的具體電路原理圖的最佳實施例，其包括集成電路U11、集成電路U13、 第六晶振Y6、第七晶振Y7、第4網絡變壓器T4、USB接口 J3、第七十八電阻R78、第七十九電 阻R79、第八十電阻R80、第八十五電阻R85、第八十六電阻R86、第九十六電阻R96、第九十七 電阻R97、第九十八電阻R98、第九十九電阻R99、第一百電阻R100、第一百零一電阻R101、第 一百零二電阻R102、第一百零三電阻R103、第六十三電容C63、第六十四電容C64、第六十五 電容C65、第六十九電容C69、第七i^一電容C71、第七十二電容C72、第八十四電容C84、第 八十五電容C85、第八十六電容C86、第八十九電容C89、第九十二電容C92、第九十三電容C93、第一百零三電容C103和第七發光二極管D7。 所述的第4網絡變壓器T4的10和15腳共同連接所述的第九十六電阻R96的一 端，所述的第八十四電容C84的一端連接所述的第九十六電阻R96的另一端，第八十四電容 C84的另一端接地；所述的第4網絡變壓器T4的8腳分別連接所述的所述的集成電路Ull 的TXON接線腳和第九十八電阻R98的一端；其6腳分別連接所述的集成電路Ull的TXOP 接線腳和所述的第九十七電阻R97的一端；其3腳分別連接所述的集成電路Ull的RXIN接 線腳和所述的第七十九電阻R79的一端；其1腳分別連接所述的集成電路Ull的RXIP接線 腳和所述的第七十八電阻R78所述的的一端；所述的第八十六電容C86的一端接地，其另一 端分別連接第九十七電阻R97和第九十八電阻R98的公共端；所述的第六十三電容C63的 一端接地，其另一端分別連接所述的第七十八電阻R78和第七十九電阻R79的公共端；所 述的第八十五電容C85的一端接地，其另一端分別連接第4網絡變壓器T4的7腳、2腳和 3V3A電源端子；所述的第九十九電阻R99的一端接地，其另一端連接所述的集成電路Ull 的RSET_BG接線腳；所述的集成電路Ull的VCC3A3、VCC33A_PLL和VCC33A_H接線腳共同 連接3V3A電源端子；其VCC3R3和VCC3I0接線腳共同連接3. 3V電源端子；其VCC18A接線 腳連接所述的1V8A電源端子；其V18F和VCCK接線腳分別連接1. 8V電源端子；其GND3A3、 GND18A、GND3R3、GND、TESTO, TESTU GND33AJ!和 GND33A_PLL 接線腳分別接地；所述的第 一百零三電容C103和第八十九電容C89的一端共同接地，其另一端共同連接3. 3V電源端 子；所述的集成電路Ull的USB_LED接線腳連接所述的第七發光二極管D7的陰極；所述的 第一百電阻RlOO的一端連接所述的第七發光二極管D7的陽極，其另一端連接3. 3V電源端 子；所述的第九十二電容C92的一端接地，其另一端連接1. 8V電源端子和所述的集成電路 Ull的V CCK接線腳；所述的集成電路Ull的EECK和EECS接線腳分別連接所述的集成電 路U13的SK和CS接線腳；所述的集成電路Ull的EEDIO接線腳分別連接所述的第一百零 二電阻R102的一端和所述的集成電路U13的DI接線腳，所述的第一百零二電阻R102的另 一端連接所述的集成電路U13的DO接線腳；所述的集成電路U13的VCC接線腳分別連接 所述的第九十三電容C93的一端、3. 3V電源端子和所述的第一百零三電阻R103的一端，所 述的第九十三電容C93的另一端連接所述的集成電路U13的GND接線腳并接地，所述的第 一百零三電阻R103的另一端連接所述的集成電路U13的ORG接線腳；所述的第一百零一電 阻RlOl的一端連接所述的集成電路Ull接線腳，起另一端連接5V電源端子；所述
的集成電路Ull的XTL12N接線腳分別連接所述的第七晶振Y7的一端、所述的第八十六電 阻R86的一端和所述的第七十一電容C71的一端，其XTL12P接線腳分別連接所述的第七晶 振Y7的另一端、所述的第八十六電阻R86的另一端和所述的第七十二電容C72的一端，所 述的第七十一電容C71和第七十二電容C72公共端接地；所述的第八十五電阻R85的一端 接地，其另一端連接所述的集成電路Ull的RREF接線腳；所述的集成電路Ull的DM接線腳 分別連接所述的第六十九電容C69的一端和所述的USB接口 J3的DM接線腳；所述的集成 電路Ull的DP接線腳分別連接所述的第六十九電容C69的另一端和所述的USB接口 J3的 DP接線腳；所述的USB接口 J3的VCC和GND接線腳分別連接所述的5V電源端子和地；所 述的集成電路Ull的XTL25N接線腳分別連接所述的第六晶振Y6的一端、所述的第八十電 阻R80的一端和所述的第六十四電容C64的一端，其XTL25P接線腳分別連接所述的第六晶 振Y6的另一端、所述的第八十電阻R80的另一端和所述的第六十五電容C65的一端，所述的第六十四電容C64和第六十五電容C65的公共端接地。附圖9是本發明的有關電源控制模塊的具體電路原理圖。該附圖給出了有關電 源控制模塊的具體電路原理圖的最佳實施例，其包括電源接口 J5、繼電器K1、集成電路U8、 集成電路U9、集成電路U10、三極管Q1、電感L3、第六發光二極管D6、第六十四電阻R64、 第九十四電阻R94、第九十五電阻R95、第一磁珠LB3、第二磁珠LB4、第五十二電容C52、第 五十三電容C53、第五十四電容C54、第五十五電容C55、第七十四電容C74、第七十五電容 C75、第七十六電容C76、第七十七電容C77、第七十八電容C78、第七十九電容C79、第八十 電容C80、第八i^一電容C81、第八十二電容C82、第八十三電容C83、第八十七電容C87、第 八十八電容C88、第九十電容C90、第九i^一電容C91、第九十八電容C98、第九十九電容C99、 第一百電容C100、第一百零一電容C101、第一百零二電容C102、第一百零四電容C104、第 一百零五電容C105和第一百零六電容C106。所述的電源接口 J5的“_”端接地，其“ + ”端連接所述的電感L3的一端，所述的電 感L3的另一端分別連接所述的第六發光二極管D6的陽極、第一百零六電容C106、第七十四 電容C74和第七十五電容C75的一端、所述的繼電器Kl的1和2腳、所述的集成電路U8和 集成電路UlO的Vin接線腳；所述的第六十四電阻R64的一端接地，其另一端連接所述的 第六發光二極管D6的陰極，所述的第一百零六電容C106、第七十四電容C74以及第七十五 電容C75的另一端分別接地；所述的繼電器Kl的5腳分別連接5V電源端子和所述的集成 電路U9的Vin接線腳；繼電器Kl的10腳接地，其9腳連接所述的第九十五電阻R95的一 端，所述的三極管Ql集電極連接所述的第九十五電阻R95的另一端，其發射極接地，其基 極連接所述的第九十四電阻R94的一端；所述的集成電路U8的GND接線腳接地，其Vout 接線腳分別連接所述的第九十八電容C98、第五十二電容C52、第五十三電容C53、第五十四 電容C54、第五十五電容C55、第一百零一電容ClOl和第八十七電容C87的一端、第二磁珠 LB4的一端和1. 8V電源端子，所述的第二磁珠LB4的另一端分別連接所述的第一百零四電 容C104和第九十電容C90的一端以及IV 8A電源端子，所述的第九十八電容C98、第五十二 電容C52、第五十三電容C53、第五十四電容C54、第五十五電容C55、第一百零一電容ClOl 和第八十七電容C87、第一百零四電容C104和第九十電容C90的另一端接地；所述的集成 電路UlO的GND接線腳接地，其Vout端接線腳分別連接所述的第一百電容C100、第七十七 電容C77、第七十九電容C79、第八i^一電容C81、第八十三電容C83、第一百零二電容C102 和第八十八電容C88的一端、所述的第一磁珠LB3的一端和3. 3V電源端子，所述的第一磁 珠LB3的另一端分別連接所述的第一百零五電容C105和第九十一電容C91的一端、所述的 3V3A電源端子；所述的第一百電容C100、第七十七電容C77、第七十九電容C79、第八i^一電 容C81、第八十三電容C83、第一百零二電容C102、第八十八電容C88、第一百零五電容C105 和第九十一電容C91的另一端接地；所述的集成電路U9的GND接線腳接地，其Vout接線腳 分別連接所述的第九十九電容C99、第七十六電容C76、第七十八電容C78、第八十電容C80 和第八十二電容C82的一端、2. 5V電源端子；所述的第九十九電容C99、第七十六電容C76、 第七十八電容C78、第八十電容C80和第八十二電容C82的另一端接地。從上述所公開的光纖單向導入設備的電路原理圖中可以看到所述的嵌入式模塊 中ARM處理器部分電路圖中的Ul的SDA10、BAU BAO, SDCKE, SDCK、^§"J^j、和雨壓接線 腳分別和嵌入式模塊中RAM內存部分電路圖中TO的A10、BA1、BA0、CKE、CLK、·^、和
2權利要求
1.一種光纖單向導入設備，所述的光纖單向導入設備分別配有USB存儲設備和PC的接 口 ；其特征在于所述的設備包括嵌入式模塊、光纖單向傳輸模塊、USBtoLAN轉換模塊和電 源控制模塊；所述的嵌入式模塊與所述的光纖單向傳輸模塊相互連接，所述的嵌入式模塊連接所述 的電源控制模塊；所述的光纖單向傳輸模塊與所述的USBtoLAN轉換模塊相互連接； 所述的電源控制模塊分別連接所述的嵌入式模塊、所述的光纖單向傳輸模塊和所述的 USBtoLAN轉換模塊；在所述的嵌入式模塊上配有連接USB存儲設備的接口 ； 在所述的USBtoLAN轉換模塊上配有連接PC的接口。
2.根據權利要求1所述的光纖單向導入設備，其特征在于所述的嵌入式模塊包括ARM處理器、RAM內存、Flash閃存、USB接口和LAN網絡模塊； 所述的RAM內存與所述的ARM處理器相互連接，所述的Flash閃存與所述的ARM處理 器相互連接，所述的USB接口與所述的ARM處理器相互連接，所述的LAN網絡模塊與所述的 ARM處理器相互連接；所述的LAN網絡模塊包括LAN網卡和第一網絡變壓器； 所述的LAN網卡和所述的第一網絡變壓器相互連接。
3.根據權利要求1所述的光纖單向導入設備，其特征在于所述的光纖單向傳輸模塊包括第二網絡變壓器、第三網絡變壓器、第一光纖收發器、第 二光纖收發器、第三光纖收發器和光模塊；所述的光模塊包括發送端和接收端，所述的發送端通過光纖連接接收端； 所述的第二網絡變壓器與所述的第一光纖收發器相互連接，所述的第三網絡變壓器與 所述的第二光纖收發器相互連接，所述的第三光纖收發器的光收端與所述的光模塊的發送 端相互連接，所述的第三光纖收發器的光發端連接所述的第一光纖收發器的光收端，所述 的第一光纖收發器的光發端連接所述的光模塊的發送端，所述的光模塊的接收端連接所述 的第二光纖收發器的光收端；所述的第二網絡變壓器與所述的嵌入式模塊相互連接，所述的第三網絡變壓器與所述 的USBtoLAN轉換模塊相互連接。
4.根據權利要求1所述的光纖單向導入設備，其特征在于所述的USBtoLAN轉換模塊包括USBtoLAN芯片、USB接口、參數存儲器和第四網絡變壓器；所述的USB接口與所述的USBtoLAN芯片相互連接；所述的參數存儲器與所述的 USBtoLAN芯片相互連接；所述的USBtoLAN芯片與所述的第四網絡變壓器相互連接。
5.根據權利要求1所述的光纖單向導入設備，其特征在于所述的電源控制模塊包括輸入接口、5V濾波電路、控制電路、電壓轉換電路、1. 8V濾波 電路、3. 3V濾波電路和2. 5V濾波電路；所述的輸入接口分別連接5V濾波電路和控制電路；所述的5V濾波電路分別連接所述 的電壓轉換電路和所述的控制電路；所述的控制電路連接所述的電壓轉換電路；所述的電 壓轉換電路分別連接所述的1. 8V濾波電路、3. 3V濾波電路和2. 5V濾波電路。
6.根據權利要求1或2所述的光纖單向導入設備，其特征在于 所述的ARM處理器包括集成電路U1、第四晶振W、第一電阻R1、第二電阻R2、第三電 阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第 二十九電容C29、第三十電容C30、第三i^一電容C31、第三十二電容C32、第三十三電容C33、 第三十四電容C34、第四i^一電容C41、第四十三電容C43、第四十四電容C44、第九十六電容 C96、第九十七電容C97、第一開關Si、第二開關S2和電感L2 ；所述的集成電路Ul的VDDC0RE 接線腳分別連接所述的第三十一電容C31的一端和1.8V電源端子，所述的第三十一電容 C31的另一端接地；所述的集成電路Ul的PLLRCA接線腳分別連接所述的第二電阻R2的一 端和所述的第三十電容C30的一端，所述的第二電阻R2的另一端連接所述的接第二十九電 容以9的一端，所述的接第二十九電容以9的另一端接地，所述的第三十電容C30的另一端 接地；所述的集成電路Ul的VDDPLLB和VDDPLLA接線腳都連接所述的第三十四電容C34的 一端和1.8V電源端子，所述的第三十四電容C34另一端接地；所述的集成電路Ul的XOUT接 線腳連接所述的第三電阻R3的一端，所述的第三電阻R3的另一端分別連接所述的第四晶 振料的一端和所述的第三十二電容C32的一端，所述的第四晶振W的另一端分別連接所 述的第三十三電容C33的一端和所述的第四電阻R 4的一端，所述的第三十三電容C33的 另一端和所述的第三十二電容C32另一端均接地，所述的第四電阻R4另一端連接所述的集 成電路Ul的XIN接線腳；所述的集成電路Ul的OSCSEL接線腳連接所述的第五電阻R5的 一端，所述的第五電阻R5的另一端接地；所述的集成電路Ul的VDDBU接線腳連接1. 8V電 源端子；所述的集成電路Ul的GNDBU接線腳接地；所述的集成電路Ul的AGAND接線腳分別 連接所述的第四十三電容C43的一端、所述的第九十六C96電容的一端和所述的第九電阻 R9的一端，所述的第九電阻R9的另一端接地，所述的第四十三電容C43的另一端分別連接 所述的集成電路Ul的AVDD接線腳、所述的第九十六電容C96的另一端、所述的電感L2的 一端和所述的第八電阻R8的一端，所述的電感L2的另一端分別連接所述的第四十四電容 C44的一端、所述的第九十七電容C97的一端和所述的3. 3V電源端子，所述的第四十四電容 C44的另一端和所述的第九十七電容C97的另一端相連并接地，所述的第八電阻R8的另一 端分別連接所述的集成電路Ul的VREFP接線腳和所述的第四十一電容C41的一端，所述的 第四十一電容C41的另一端接地；所述的集成電路Ul的TST接線腳連接連接所述的第七電 阻R7的一端，所述的第七電阻R7的另一端接地，所述的集成電路Ul的BMS接線腳分別連 接所述的第六電阻R6的一端和第二開關S2的一端，所述的第六電阻R6的另一端連接3. 3V 電源端子，所述的第二開關S2的另一端接地；所述的集成電路Ul的NRST接線腳連接所述 的第一電阻Rl的一端，所述的第一電阻Rl的另一端連接所述的第一開關Sl的一端，所述 的第一開關Sl的另一端接地；所述的集成電路Ul的GND接線腳分別接地；所述的集成電路 Ul的VDDIOM、VDDI0P0和VDDI0P1接線腳分別連接3. 3V電源端子；所述的RAM電路內存包括集成電路U6和U7、第八十七電阻R87、第八十八電阻R88、第 九十二電阻R92、第九十三電阻R93、第三十五電容C35、第三十六電容C36、第三十七電容 C37、第三十八電容C38、第三十九電容C39、第四十電容C40、第四十二電容C42、第四十五電 容C45、第四十六電容C46、第四十七電容C47、第四十八電容C48、第四十九電容C49、第五十 電容C50、第五i^一電容C51 ；所述的集成電路U6的接線腳分別連接所述的第八十八電阻R88和第八十七電阻R87的一端，所述的第八十八電阻R88的另一端連接3. 3V電源端子，所述的第八十七電阻 R87的另一端連接SDCS端口 ；所述的第三十五電容C35、第三十六電容C36、第三十七電容 C37、第三十八電容C38、第三十九電容C39、第四十電容C40、第四十二電容C42的一端連接 3. 3V電源端子和所述的集成電路U6的VDD和VDDQ接線腳，所述的第三十五電容C35、第 三十六電容C36、第三十七電容C37、第三十八電容C38、第三十九電容C39、第四十電容C40、 第四十二電容C42的另一端分別接地；所述的集成電路TO的VSS和VSSQ接線腳分別接地； 所述的集成電路 U7 的 A10、BA0、BA1、CKE、CLK、M、ITs和Ι 分別連接 SDAio、BAO、BAl、 SDCKE、SDCK、CAS、RAS、SDWE網絡標號；所述的集成電路U7的(運接線腳分別連接所述的第 九十三電阻R93的一端和第九十二電阻R92的一端，所述的第九十三電阻R93的另一端連 接3. 3V電源端子，所述的第九十二電阻R92的另一端連接SDCS端口 ；所述的第四十五電容 C45、第四十六電容C46、第四十七電容C47、第四十八電容C48、第四十九電容C49、第五十電 容C50和第五十一電容C51的一端分別連接3. 3V電源端子和所述的集成電路U7的VDD和 VDDQ接線腳，所述的第四十五電容C45、第四十六電容C46、第四十七電容C47、第四十八電 容C48、第四十九電容C49、第五十電容C50和第五十一電容C51的另一端分別接地；所述的 集成電路U7的VSS和VSSQ接線腳分別接地；所述的Flash閃存電路包括集成電路U12、第八十九電阻R89、第九十電阻R90、第 Ai電阻R91、第七十三電容C73和跳線開關S3 ；所述的集成電路U12的Cl"接線腳連接所述的第八十九電阻R89的一端，所述的第 八十九電阻R89的另一端接3. 3V電源端子；所述的集成電路U12的R/Γ接線腳連接所述的 第九十電阻R90的一端，所述的第九十電阻R90的另一端連接3. 3V電源端子；所述的集成 電路U12的^接線腳分別連接第九十一電阻R91的一端和所述的跳線開關S3的一端，所述 的第九十一電阻R91的另一端連接3. 3V電源端子，所述的跳線開關S3的另一端接地；所述 的集成電路U12的PRE接線腳接地；所述的集成電路U12的VCC接線腳分別連接3. 3V電源 端子和第七十三電容C73的一端，所述的第七十三電容C73的另一端接地；所述的集成電路 U12的VSS接線腳接地；所述的USB接口電路包括第一 USB插座Jl和第二 USB插座J2、第一磁珠LBl和第二磁 珠 LB2 ；所述的第一 USB插座Jl的VCC接線腳連接所述的第一磁珠LBl的一端，所述的第一磁 珠LBl的另一端連接5V電源端子；所述的第一 USB插座Jl的GND接線腳接地；所述的第二 USB插座J2的VCC接線腳連接所述的第二磁珠LB2的一端，所述的第二磁珠LB2的另一端 連接5V電源端子；所述的第二 USB插座J2的GND接線腳接地；所述的LAN網絡模塊包括集成電路U2、第一晶振Y1、第十二電阻R12、第十電阻R10、第 i^一電阻R11、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電 阻R17、第十八電阻R18、第十九電阻R19、第二十電阻R20和第二i^一電阻R21、阻排RP1、 第一電容Cl、第二電容C2、第三電容C3、第四電容C4、第五電容C5、第六電容C6、第七電容 C7、第八電容C8、第九電容C9、第十電容C10、第i^一電容C11、第十二電容C12、第九十四電 容C94、第九十五電容C95、電感Li、第一發光二極管D1、第二發光二極管D2和第1網絡變 壓器Tl ；所述的第一晶振Yl的一端分別連接所述的集成電路U2的REF_CLK/XT2接線腳和所 述的第四電容C4的一端，所述的第四電容C4的另一端接地，所述的第一晶振Yl的另一端 分別連接所述的集成電路U2的XTl接線腳和所述的第五電容C5的一端，所述的第五電容 C5的另一端接地；所述的第十二電阻R12的一端連接所述的集成電路U2的C0L/RMII接 線腳，其另一端連接3. 3V電源端子；所述的第十電阻RlO的一端連接所述的集成電路U2 的MDINTR接線腳，所述的第十電阻RlO的另一端連接3. 3V電源端子；所述的第十一電阻 Rll的一端連接所述的集成電路U2的DISMDIX接線腳，所述的第十一電阻Rll的另一端連 接3. 3V電源端子；所述的第一電容Cl、第二電容C2和第三電容C3的一端分別連接3. 3V 電源端子和所述的集成電路U2的DVDD接線腳，所述的第一電容Cl、第二電容C2和第三電 容C3的另一端分別接地；所述的集成電路U2的DGND接線腳和PWRDWN接線腳分別接地；所 述的集成電路U2的TX+接線腳分別連接所述的第十七電阻R17的一端和第1網絡變壓器 Tl的1接線腳，所述的第十七電阻R17的另一端分別連接第十六電阻R16的一端和第十一 電容Cll的一端，所述的第十一電容Cll的另一端接地；所述的第十六電阻R16的另一端分 別連接所述的集成電路U2的TX-接線腳和第1網絡變壓器Tl的3接線腳；所述的集成電 路U2的接線腳RX+分別連接所述的第十五電阻R15的一端和所述的第1網絡變壓器Tl的 6接線腳，所述的第十五電阻R15的另一端分別連接所述的第十四電阻R14的一端和所述 的第九電容C9的一端，所述的第九電容C9的另一端接地，所述的第十四電阻R14的另一端 分別連接所述的集成電路U2的RX-接線腳和第1網絡變壓器Tl的8接線腳；所述的第1 網絡變壓器Tl的15接線腳連接所述的第二十電阻R20的一端，所述的第二十電阻R20的 另一端分別連接所述的第二十一電阻R21 —端和所述的第十二電容C12的一端，所述的第 二十一電阻R21另一端連接所述的第1網絡變壓器Tl的10接線腳，所述的第十二電容C12 的另一端接地；所述的集成電路U2的AVDDR接線腳分別連接所述的第六電容C6、第七電 容C7、第九十四電容C94的一端和所述的電感Ll的一端，所述的第六電容C6、第七電容C7、 第九十四電容C94的另一端均接地，所述的電感Ll的另一端分別連接所述的第九十五電容 C95的一端和3. 3V電源端子，所述的第九十五電容C95的另一端接地；所述的集成電路U2 的AVDDT接線腳分別連接所述的第八電容C8的一端和3. 3V電源端子，所述的第八電容C8 的另一端接地；所述的集成電路U2的AGND接線腳接地；所述的第十三電阻R13的兩端分 別連接所述的集成電路U2的BGRESG和BGRES接線腳；所述的集成電路U2的LEDM0DE接線 腳連接所述的排阻RPl的1腳；所述的排阻RPl的2、4和6腳分別連接3. 3V電源端子，其 3腳分別連接所述的集成電路U2的LED1/0P1接線腳和所述的第二發光二極管D2陰極，其 5腳連接所述的集成電路U2的LED2/0P2接線腳和和所述的第一發光二極管Dl陰極，所述 的第二發光二極管D2陽極連接所述的第十八電阻R18的一端，所述的第十八電阻R18的另 一端連接3. 3V電源端子，所述的第一發光二極管Dl陽極連接所述的第十九電阻R19的一 端，所述的第十九電阻R19的另一端連接3. 3V電源端子。
7.根據權利要求1或3所述的光纖單向導入設備，其特征在于 所述的第二網絡變壓器以及第一光纖收發器的電路包括第2網絡變壓器T2、集成電路 U3、第二晶振Y2、第二十二電阻R22、第二十三電阻R23、第二十四電阻R24、第二十五電阻 R25、第二十六電阻R26、第二十七電阻R27、第二十八電阻R28、第二十九電阻R29、第三十 電阻R30、第三i^一電阻R31、第三十二電阻R32、第三十三電阻R33、第三十四電阻R34、第三十五電阻R35、第三十六電阻R36、第三十七電阻R37、第三十八電阻R38、第三十九電阻 R39、第四十電阻R40、第十三電容C13、第十四電容C14、第十五電容C15、第十六電容C16、第 十七電容C17、第十八電容C18、第十九電容C19、第三發光二極管D3 ；所述的第2網絡變壓器T2的13腳連接所述的第二十二電阻R22的一端，所述的第 十三電容C13的一端連接所述的第二十二電阻R22的另一端，所述的第十三電容C13的另 一端接地；所述的第2網絡變壓器T2的8腳分別連接所述的集成電路U3的RXIM接線腳 和第二十七電阻R27的一端，其6腳分別連接所述的集成電路U3的RXIP接線腳和所述的 第二十六電阻R26的一端，其3腳分別連接所述的集成電路U3的TXOM接線腳和所述的第 二十四電阻R24的一端，其1腳分別連接所述的集成電路U3的TXOP接線腳和所述的第 二十五電阻R25的一端，所述的第十六電容C16的一端接地，其另一端分別連接第二十七 電阻R27和第二十六電阻R26的另一端；所述的第十五電容C15的一端接地，其另一端分 別連接第二十五電阻R25和第二十四電阻R24的另一端；所述的第十四電容C14的一端接 地，其另一端分別連接所述的第2網絡變壓器T2的5腳和2. 5V電源端子；所述的集成電 路U3的AVCC、VCC和VCC_I0接線腳分別連接2. 5V電源端子，其GND和GND_I0接線腳分別 接地；所述的第二十三電阻R23的一端接地，其另一端連接所述的集成電路U3的BGRES接 線腳；所述的集成電路U3的FXRDP接線腳連接所述的第三十電阻R30的一端，其FXRDM接 線腳連接所述的第三十一電阻R31的一端，其FXTDP接線腳連接所述的第三十二電阻R32 的一端，其FXTDM接線腳連接所述的第三十三電阻R33的一端，所述的第三十電阻R30和 第三十一電阻R31的另一端共同接第二十八電阻R28、第二十九電阻似9和所述的第十七 電容C17的公共端，所述的第二十八電阻R28的另一端連接所述的所述的2. 5V電源端子， 所述的第二十九電阻似9和所述的第十七電容C17的另一端分別接地，所述的第三十二電 阻R32的和第三十三電阻R33的另一端連接所述的2. 5V電源端子；所述的集成電路U3的 FSXD接線腳連接所述的第三十四電阻R34、第三十五電阻R35的公共端，所述的第三十四電 阻R34另一端連接2. 5V電源端子，所述的第三十五電阻R35的另一端接地；所述的集成電 路U3的DIRECT_WIRE接線腳連接所述的第三十七電阻R37的一端，其FAST_FWD接線腳連 接所述的第三十六電阻R36的一端，所述的第三十七電阻R37和第三十六電阻R36的公共 端連接2. 5V電源端子；所述的集成電路U3的TSE和TSM接線腳分別連接所述的第三十九 電阻R39和第三十八電阻R38的一端.所述的第三十九電阻R39和第三十八電阻R38的公 共端接地；所述的集成電路U3的FLKLED接線腳連接所述的第三發光二極管D3的陰極，所 述的第四十電阻R40的一端連接所述的第三發光二極管D3的陽極，所述的第四十電阻R40 的另一端連接2. 5V電源端子；所述的集成電路U3的OSCI接線腳分別連接所述的第二晶振 Y2的一端和所述的第十九電容C19的一端，其X2接線腳分別連接所述的第二晶振Y2的另 一端和第十八電容C18的一端，所述的第十八電容C18和第十九電容C19的公共端接地；所述的光模塊電路包括光模塊J4、第八十一電阻R81、第八十二電阻R82、第八十三電 阻R83、第八十四電阻R84、第六十六電容C66、第六十七電容C67、第六十八電容C68、第七十 電容C70 ；所述的光模塊J4的RxVEE和TxVEE接線腳分別接地；所述的光模塊J4的RxVCC和 TxVCC接線腳相連并分別連接5V電源端子、第六十七電容C67和第七十電容C70的一端，所 述的第六十七電容C67和第七十電容C70的另一端均接地；所述的光模塊J4的TD_接線腳分別連接所述的第六十八電容C68的一端和第八十三電阻R83、第八十四電阻R84公共端； 其TD+的接線腳分別連接所述的第六十六電容C66的一端和所述的第八十一電阻R81、第 八十二電阻R82的公共端，所述的第八十二電阻R82和第八十三電阻R83的公共端連接5V 電源端子，所述的第八十一電阻R81和第八十四電阻R84的另一端分別接地；所述的第二光纖收發器和第三網絡變壓器的電路包括第3網絡變壓器T3、集成電路 U4、第三晶振TO、第四i^一電阻R41、第四十二電阻R42、第四十三電阻R43、第四十四電阻 R44、第四十五電阻R45、第四十六電阻R46、第四十七電阻R47、第四十八電阻R48、第四十九 電阻R49、第五十電阻R50、第五i^一電阻R51、第五十二電阻R52、第五十三電阻R53、第 五十四電阻R54、第五十五電阻R55、第五十六電阻R56、第五十七電阻R57、第五十八電阻 R58、第五十九電阻R59、第六十電阻R60、第六i^一電阻R61、第六十二電阻R62、第六十三電 阻R63、第二十電容C20、第二 i^一電容C21、第二十二電容C22、第二十三電容C23、第二十四 電容C24、第二十五電容C25、第二十六電容C26、第二十七電容C27、第二十八電容C28、第四 發光二極管D4和第五發光二極管D5 ；所述的第3網絡變壓器T3的13腳連接所述的第四十一電阻R41的一端，所述的第 二十電容C20的一端連接所述的第四十一電阻R41的另一端，而第二十電容C20的另一端 接地；所述的第3網絡變壓器T3的8腳分別連接所述的集成電路U4的RXIM接線腳和所 述的第四十五電阻R45的一端；其6腳分別連接所述的集成電路U4的RXIP接線腳和所述 的第四十二電阻R42的一端，其3腳分別連接所述的集成電路U4的TXOM接線腳和所述的 第四十八電阻R48的一端；其1腳分別連接所述的集成電路U4的TXOP接線腳和所述的第 四十六電阻R46的一端；所述的第二十二電容C22的一端接地，其另一端分別連接第四十五 電阻R45和第四十二電阻R42的公共端；所述的第二十三電容C23的一端接地，其另一端分 別連接第四十八電阻R48和第四十六電阻R46的公共端；所述的第二十一電容C21的一端 接地，其另一端分別連接所述的第3網絡變壓器T3的5腳和2. 5V電源端子；所述的集成電 路U4的AVCC、VCC和VCC_I0接線腳分別連接2. 5V電源端子；其GND和GND_I0接線腳接地； 所述的第四十四電阻R44的一端接地，其另一端接所述的集成電路U4的BGRES接線腳；所 述的集成電路U4的FXRDP接線腳分別連接所述的第五十二電阻R52的一端和第二十四電 容C24的一端，其FXRDM接線腳分別連接所述的第五十一電阻R51的一端和第二十五電容 C25的一端，所述第五十二電阻R52和第五十一電阻R51的公共端連接所述的第二十六電 容C26、所述的第五十三電阻R53和第五十四電阻R54的公共端；所述的第五十三電阻R53 的另一端連接2. 5V電源端子，所述的第五十四電阻肪4和所述的第二十六電容以6另一端 均接地；所述的第二十四電容C24的另一端連接所述的第四十三電阻R43和第四十七電阻 R47的公共端；所述的第二十五電容C25的另一端連接所述的第四十九電阻R49和第五十 電阻R50的公共端，所述的第四十三電阻R43和第五十電阻R50的公共端接5V電源端子；所 述的第四十七電阻R47和第四十九電阻R49的公共端接地；所述的集成電路U4的FXSD接 線腳連接所述的第五十六電阻R56和第五十七電阻R57的公共端，所述的第五十七電阻R57 的另一端接地，所述的第五十六電阻R56的另一端連接所述的第五十五電阻R55的一端，所 述的第五十五電阻R55的另一端連接5V電源端子；所述的集成電路U4的DIRECT_WIRE接 線腳連接所述的第五十九電阻R59的一端，其FAST_FWD接線腳連接所述的第五十八電阻 R58的一端，所述的第五十九電阻R59和第五十八電阻R58公共端連接2. 5V電源端子；所述的集成電路U4的TSE和TSM接線腳分別連接所述的第六十三電阻R63和第六十電阻R60 的一端，所述的第六十三電阻R63和第六十電阻R60的公共端接地；所述的集成電路U4的 FLKLED和LED_TP_LINK接線腳分別連接所述的第四發光二極管D4和第五發光二極管D5的 陰極；所述的第六十一電阻R61和第六十二電阻R62的一端分別連接所述的第四發光二極 管D4和第五發光二極管D5的陽極，其公共端連接所述的2. 5V電源端子；所述的集成電路 U4的OSCI接線腳分別連接第三晶振TO的一端和所述的第二十八電容C28的一端；其X2 接線腳分別連接所述的第三晶振Y3的另一端和所述的第二十七電容C27的一端，所述的第 二十八電容以8和第二十七電容C27的公共端接地；所述的第三光纖收發器的電路包括集成電路U5、第五晶振TO、第六十五電阻R65、第 六十六電阻R66、第六十七電阻R67、第六十八電阻R68、第六十九電阻R69、第七十電阻R70、 第七i^一電阻R71、第七十二電阻R72、第七十三電阻R73、第七十四電阻R74、第七十五電阻 R75、第七十六電阻R76、第七十七電阻R77、第五十六電容C56、第五十七電容C57、第五十八 電容C58、第五十九電容C59、第六十電容C60、第六i^一電容C61、第六十二電容C62 ；所述的集成電路U5的AVCC、VCC和VCC_I0接線腳分別連接2. 5V電源端子；其GND 和GND_I0接線腳接地；所述的第六十五電阻R65的一端接地，其另一端連接所述的集成電 路U5的BGRES接線腳；所述的集成電路U5的FXRDP接線腳分別連接所述的第六十九電阻 R69的一端和所述的第五十七電容C57的一端；其FXRDM接線腳分別連接所述的第七十電 阻R70和所述的第五十八電容C58的一端；其FXTDP接線腳分別連接所述的第七十一電阻 R71和所述的第五十九電容C59的一端；其FXTDM接線腳分別連接所述的第六十八電阻R68 和第六十電容C60的一端；所述的第六十九電阻R69、第七十電阻R70的另一端共同連接第 六十六電阻R66、第六十七電阻R67和所述的第五十六電容C56的公共端；所述的第六十六 電阻R66的另一端連接2. 5V電源端子；所述的第六十七電阻R67和所述的第五十六電容 C56的另一端分別接地；所述的第七十一電阻R71和第六十八電阻R68的另一端共接2. 5V 電源端子；所述的集成電路U5的FXSD接線腳連接所述的第七十二電阻R72、第七十三電 阻R73的公共端，所述的第七十二電阻R72另一端連接2. 5V電源端子，所述的第七十三電 阻R73的另一端接地；所述的集成電路U5的DIRECT_WIRE和FAST_FWD接線腳分別連接所 述的第七十五電阻R75和第七十四電阻R74的一端，所述的第七十五電阻R75和第七十四 電阻R74的公共端連接2. 5V電源端子；所述的集成電路U5的TSE和TSM接線腳分別連接 第七十七電阻R77和第七十六電阻R76的一端，所述的第七十七電阻R77和第七十六電阻 R76的公共端接地；所述的集成電路U5的OSCI接線腳分別連接第五晶振TO的一端和所述 的第六十二電容C62的一端；其X2接線腳分別連接所述的第五晶振TO的另一端和所述的 第六十一電容C61的一端，所述的第六十二電容C62和所述的第六十一電容C61的公共端 接地。
8.根據權利要求1或4所述的光纖單向導入設備，其特征在于所述的所述的USBtoLAN轉換模塊的電路包括集成電路U11、集成電路U13、第六晶振 Y6、第七晶振Y7、第4網絡變壓器T4、USB接口 J3、第七十八電阻R78、第七十九電阻R79、第 八十電阻R80、第八十五電阻R85、第八十六電阻R86、第九十六電阻R96、第九十七電阻R97、 第九十八電阻R98、第九十九電阻R99、第一百電阻R100、第一百零一電阻R101、第一百零二 電阻R102、第一百零三電阻R103、第六十三電容C63、第六十四電容C64、第六十五電容C65、第六十九電容C69、第七i^一電容C71、第七十二電容C72、第八十四電容C84、第八十五電容 C85、第八十六電容C86、第八十九電容C89、第九十二電容C92、第九十三電容C93、第一百零 三電容C103和第七發光二極管D7 ；所述的第4網絡變壓器T4的10和15腳共同連接所述的第九十六電阻R96的一端，所 述的第八十四電容C84的一端連接所述的第九十六電阻R96的另一端，第八十四電容C84 的另一端接地；所述的第4網絡變壓器T4的8腳分別連接所述的所述的集成電路Ull的 TXON接線腳和第九十八電阻R98的一端；其6腳分別連接所述的集成電路Ull的TXOP接線 腳和所述的第九十七電阻R97的一端；其3腳分別連接所述的集成電路Ull的RXIN接線腳 和所述的第七十九電阻R79的一端；其1腳分別連接所述的集成電路Ull的RXIP接線腳和 所述的第七十八電阻R78所述的的一端；所述的第八十六電容C86的一端接地，其另一端分 別連接第九十七電阻R97和第九十八電阻R98的公共端；所述的第六十三電容C63的一端 接地，其另一端分別連接所述的第七十八電阻R78和第七十九電阻R79的公共端；所述的第 八十五電容C85的一端接地，其另一端分別連接第4網絡變壓器T4的7腳、2腳和3V3A電 源端子；所述的第九十九電阻R99的一端接地，其另一端連接所述的集成電路Ull的RSET_ BG接線腳；所述的集成電路Ull的VCC3A3、VCC33A_PLL和VCC33A_H接線腳共同連接3V3A 電源端子；其VCC3R3和VCC3I0接線腳共同連接3. 3V電源端子；其VCC18A接線腳連接所 述的1V8A電源端子；其V18F和VCCK接線腳分別連接1. 8V電源端子；其GND3A3、GND18A、 GND3R3、GND、TESTO, TESTl、GND33A_H和GND33A_PLL接線腳分別接地；所述的第一百零三 電容C103和第八十九電容C89的一端共同接地，其另一端共同連接3. 3V電源端子；所述的 集成電路Ull的USB_LED接線腳連接所述的第七發光二極管D7的陰極；所述的第一百電阻 RlOO的一端連接所述的第七發光二極管D7的陽極，其另一端連接3. 3V電源端子；所述的 第九十二電容C92的一端接地，其另一端連接1. 8V電源端子和所述的集成電路Ull的VCCK 接線腳；所述的集成電路Ull的EECK和EECS接線腳分別連接所述的集成電路U13的SK和 CS接線腳；所述的集成電路Ull的EEDIO接線腳分別連接所述的第一百零二電阻R102的一 端和所述的集成電路U13的DI接線腳，所述的第一百零二電阻R102的另一端連接所述的 集成電路U13的DO接線腳；所述的集成電路U13的VCC接線腳分別連接所述的第九十三電 容C93的一端、3. 3V電源端子和所述的第一百零三電阻R103的一端，所述的第九十三電容 C93的另一端連接所述的集成電路U13的GND接線腳并接地，所述的第一百零三電阻R103 的另一端連接所述的集成電路U13的ORG接線腳；所述的第一百零一電阻RlOl的一端連接 所述的集成電路Ull接線腳，起另一端連接5V電源端子；所述的集成電路Ull的XTL12N接線腳分別連接所述的第七晶振Y7的一端、所述的第八十六電阻R86的一端和所 述的第七十一電容C71的一端，其XTL12P接線腳分別連接所述的第七晶振Y7的另一端、所 述的第八十六電阻R86的另一端和所述的第七十二電容C72的一端，所述的第七十一電容 C71和第七十二電容C72公共端接地；所述的第八十五電阻R85的一端接地，其另一端連接 所述的集成電路Ull的RREF接線腳；所述的集成電路Ull的DM接線腳分別連接所述的第 六十九電容C69的一端和所述的USB接口 J3的DM接線腳；所述的集成電路Ull的DP接線 腳分別連接所述的第六十九電容C69的另一端和所述的USB接口 J3的DP接線腳；所述的 USB接口 J3的VCC和GND接線腳分別連接所述的5V電源端子和地；所述的集成電路Ull的 XTL25N接線腳分別連接所述的第六晶振Y6的一端、所述的第八十電阻R80的一端和所述的第六十四電容C64的一端，其XTL25P接線腳分別連接所述的第六晶振Y6的另一端、所述的 第八十電阻R80的另一端和所述的第六十五電容C65的一端，所述的第六十四電容C64和 第六十五電容C65的公共端接地。
9.根據權利要求1或5所述的光纖單向導入設備，其特征在于 所述的電源控制模塊的電路包括電源接口 J5、繼電器K1、集成電路U8、集成電路U9、集 成電路U10、三極管Q1、電感L3、第六發光二極管D6、第六十四電阻R64、第九十四電阻R94、 第九十五電阻R95、第一磁珠LB3、第二磁珠LB4、第五十二電容C52、第五十三電容C53、第 五十四電容C54、第五十五電容C55、第七十四電容C74、第七十五電容C75、第七十六電容 C76、第七十七電容C77、第七十八電容C78、第七十九電容C79、第八十電容C80、第八i^一 電容C81、第八十二電容C82、第八十三電容C83、第八十七電容C87、第八十八電容C88、第 九十電容C90、第九i^一電容C91、第九十八電容C98、第九十九電容C99、第一百電容C100、 第一百零一電容C101、第一百零二電容C102、第一百零四電容C104、第一百零五電容C105 和第一百零六電容C106;所述的電源接口 J5的“_”端接地，其“ + ”端連接所述的電感L3的一端，所述的電感L3 的另一端分別連接所述的第六發光二極管D6的陽極、第一百零六電容C106、第七十四電容 C74和第七十五電容C75的一端、所述的繼電器Kl的1和2腳、所述的集成電路U8和集成 電路UlO的Vin接線腳；所述的第六十四電阻R64的一端接地，其另一端連接所述的第六 發光二極管D6的陰極，所述的第一百零六電容C106、第七十四電容C74以及第七十五電容 C75的另一端分別接地；所述的繼電器Kl的5腳分別連接5V電源端子和所述的集成電路 U9的Vin接線腳；繼電器Kl的10腳接地，其9腳連接所述的第九十五電阻R95的一端，所 述的三極管Ql集電極連接所述的第九十五電阻R95的另一端，其發射極接地，其基極連接 所述的第九十四電阻R94的一端；所述的集成電路U8的GND接線腳接地，其Vout接線腳分 別連接所述的第九十八電容C98、第五十二電容C52、第五十三電容C53、第五十四電容C54、 第五十五電容C55、第一百零一電容ClOl和第八十七電容C87的一端、第二磁珠LB4的一端 和1. 8V電源端子，所述的第二磁珠LB4的另一端分別連接所述的第一百零四電容C104和 第九十電容C90的一端以及IV 8A電源端子，所述的第九十八電容C98、第五十二電容C52、 第五十三電容C53、第五十四電容C54、第五十五電容C55、第一百零一電容ClOl和第八十七 電容C87、第一百零四電容C104和第九十電容C90的另一端接地；所述的集成電路UlO的 GND接線腳接地，其Vout端接線腳分別連接所述的第一百電容C100、第七十七電容C77、第 七十九電容C79、第八i^一電容C81、第八十三電容C83、第一百零二電容C102和第八十八 電容C88的一端、所述的第一磁珠LB3的一端和3. 3V電源端子，所述的第一磁珠LB3的另 一端分別連接所述的第一百零五電容C105和第九十一電容C91的一端、所述的3V3A電源 端子；所述的第一百電容C100、第七十七電容C77、第七十九電容C79、第八i^一電容C81、 第八十三電容C83、第一百零二電容C102、第八十八電容C88、第一百零五電容C105和第 九十一電容C91的另一端接地；所述的集成電路U9的GND接線腳接地，其Vout接線腳分 別連接所述的第九十九電容C99、第七十六電容C76、第七十八電容C78、第八十電容C80和 第八十二電容C82的一端、2. 5V電源端子；所述的第九十九電容C99、第七十六電容C76、第 七十八電容C78、第八十電容C80和第八十二電容C82的另一端接地。
全文摘要
一種光纖單向導入設備，該光纖單向導入設備分別配有USB存儲設備和PC的接口。主要特點在于該設備包括嵌入式模塊、光纖單向傳輸模塊、USBtoLAN轉換模塊和電源控制模塊。所述嵌入式模塊與所述光纖單向傳輸模塊相互連接，所述嵌入式模塊連接所述的電源控制模塊。所述光纖單向傳輸模塊與所述USBtoLAN轉換模塊相互連接。所述電源控制模塊分別連接所述嵌入式模塊、所述光纖單向傳輸模塊和所述USBtoLAN轉換模塊。在所述嵌入式模塊上配有連接USB存儲設備的接口。在所述USBtoLAN轉換模塊上配有連接PC的接口。本發明從根本上解決了涉密數據通過USB存儲設備被竊取的難題，確保了重要信息的安全。
文檔編號H04L9/00GK102122990SQ201110008228
公開日2011年7月13日 申請日期2011年1月17日 優先權日2011年1月17日
發明者李大東 申請人:李大東