專利名稱：Rru自動定標與測試系統的制作方法
技術領域：
本實用新型涉及一種RRU系統，具體地說，是涉及一種應用于TD-SCDMA通 信系統中RRU自動定標與測試系統。
背景技術：
RRU定標是RRU子系統為了保證校準和DPD正常運行，在子系統裝配完成 后，對RRU子系統各鏈路增益的一致性和準確性補償。在研發早期，均采用手動定標的 方式，手動定標對定標人員的技術要求極高，必須要對子系統產品定標流程有深刻的理 解，而且還必須有豐富的射頻測試知識，同時由于測試過程繁瑣，數據記錄繁多，一般 情況下需兩人協做完成。據統計，每個產品中每個通道需要兩個工作人員同時工作一天 才言旨完成。RRU測試是RRU在生產過程中，為了保證產品性能能滿足客戶要求的指標，減 少不良品出貨的重要環節，同時也是研發人員驗證產品性能的重要手段。研發早期，同 樣采用手動測試的方式。與手動定標的情況相似，手動測試要求測試人員有豐富的系統 測試經驗。據統計，在研發過程中每個產品每個通道重要指標測試需要兩個工作人員同 時工作0.75天，而在生產過程中每個產品還要經過多次的測試，使得產品性能測試既費 時又費力。綜上所述，RRU定標和測試采用人工手動定標、測試，不僅造成了研發周期的 延長，還導致了生產效率的下降，已經不能滿足實際研發、生產的需要。自動化的定標 測試系統的出現成為RRU系統發展的必然。
實用新型內容本實用新型的目的在于提供一種RRU自動定標與測試系統，解決現有技術中存 在的問題，在縮短研發周期、提高生產效率的同時，降低定標、測試的復雜度，使普通 操作員也能正常完成RRU系統的定標和測試工作。為了實現上述目的，本實用新型采用的技術方案如下RRU自動定標與測試系統，包括安裝有自動測試系統的計算機，與計算機連通 的模擬BBU測試儀，以及分別與計算機、模擬BBU測試儀連接的信號源和頻譜儀，該信 號源和頻譜儀通過環行器相互連通，所述環行器上還連接有信號收發裝置。具體地說，所述模擬BBU測試儀包括主控制器，與主控制器連接的FPGA、 DSP和時鐘模塊，以及與FPGA連接的光電轉換模塊，與時鐘模塊連接的電源模塊。進一步地說，所述FPGA分別通過網絡接口和電源總線與主控制器連接，DSP 通過PCI與主控制器連接，而DSP通過EMIFB接口與FPGA相連，且所述光電轉換模塊 的數目為2。所述模擬BBU測試儀還設置有分別與主控制器連接的網卡、電平轉換模塊、 CPLD、FLASH、復位模塊。[0011]所述計算機通過集線器與模擬BBU測試儀連接。進一步地，所述計算機通過GPIB分別與信號源、頻譜儀連接。更進一步地，所述信號收發裝置為天線。再進一步地，所述環行器與信號收發裝置之間還設置有衰減器。本實用新型的設計原理在計算機中自動測試系統的控制下，通過模擬BBU 測試儀提供測試的參考信號和觸發信號，以及發送信號源的下行基帶數據和調解上行基 帶數據，利用頻譜儀測試待測子系統的輸出功率，最后將測得數據反饋回計算機進行記 錄。在上述系統中，各主要設備的功能如下一.計算機1.測試腳本的解析；2.通過GPIB卡調用儀器驅動控制信號源和讀取頻譜儀測試數據；3.通過網口調用模擬BBU驅動控制模擬BBU狀態，驅動模擬BBU測試儀發送 基帶數據和IR信令；4.記錄測試數據。二 .模擬BBU測試儀1.提供時鐘心跳等維持RRU正常運行；2.在自動測試系統驅動下通過光口發送接收IR消息；3.在自動測試系統驅動下發送下行基帶數據并解調上行基帶數據；4.為整個測試系統提供時鐘參考和觸發。三.信號源及頻譜儀1.為待測子系統提供上行數據；2.測試待測子系統輸出的功率。與現有技術相比，本實用新型具有以下有益效果(1)時間成本引入自動測試系統后，每個產品每個通道的定標及驗證的時間 約為10分鐘；測試時間約為10分鐘，縮短了生產、研發的周期，提高了產品的競爭 力；(2)設備占用成本測試時間的縮短，使得一套設備在相同的時間測試更多產 品，從而減少了設備占用成本；(3)人力成本全自動測試系統使得測試需要的工作人員大大減少，節約了大 量人力；而且，測試人員不再需要很高的技術要求，普通的操作員也能正常的進行測 試，測試難度大大降低，大大節約了對測試人員的培訓成本。本實用新型屬于TD-SCDMA通信系統中的RRU系統測試技術，具有很高的實 用價值。
圖1為本實用新型-實施例的系統框圖。圖2為圖1中模擬BBU測試儀的系統框圖。圖3為圖1所示系統的上行測試流程示意圖。[0038]圖4為圖1所示系統的下行測試流程示意圖。
具體實施方式
以下結合附圖和實施例對本實用新型作進一步說明。實施例如圖1所示，RRU自動定標與測試系統，包括安裝有自動測試系統的計算機， 通過集線器與計算機連通的模擬BBU測試儀，以及分別與計算機、模擬BBU測試儀連接 的信號源和頻譜儀，該信號源和頻譜儀還通過環行器連通，所述環行器還通過衰減器連 接有天線。在上述系統中，所述模擬BBU測試儀包括主控制器，與主控制器連接的 FPGA、DSP和時鐘模塊，以及與FPGA連接的光電轉換模塊，與時鐘模塊連接的電源模 塊。進一步地說，所述FPGA分別通過網絡接口和電源總線與主控制器連接，DSP 通過PCI與主控制器連接，而DSP通過EMIFB接口與FPGA相連，且所述光電轉換模塊 的數目為2。兩個光電轉換模塊分別作為主模塊和從模塊為系統提供2.5Gbit/s速率光纖 傳輸，以及串行解串與完成、恢復時鐘同步。所述模擬BBU測試儀還設置有分別與主控制器連接的網卡、電平轉換模塊、 CPLD、FLASH、復位模塊。其中，網卡用于實現系統與外界網絡之間的通信，電平轉換 模塊為主控制器提供DEBUG接口，一般采用標準RS232串口； CPLD主要用于實現時鐘 模塊與光電轉換模塊的參數配置；復位模塊共有兩個，分別用于整個系統復位和DSP復 位。而在程序更新上，DSP的程序更新通過PCI總線實現，FPGA的程序更新通過CPLD 以select Map的方式實現，而主控制器的程序更新在Iinux環境下，通過網絡實現。所述計算機通過GPIB分別與信號源、頻譜儀連接，上述天線的信號接口與待測 子系統連通。如圖2所示，在開始工作前，用光纖將待測子系統與模擬BBU測試儀連通，最 后向待測子系統通入交流電源，并啟動測試系統，進入測試過程。由于自動定標與自動測試的整個流程均是由自動測試系統的腳本來控制完成， 它們在控制部分差異較小，不同的是在儀器測試數據后的運算，因此這里將自動定標和 自動測試整合，側重說明它們的上行測試流程和下行測試流程，流程示意圖分別如圖3 和圖4所示。上行測試包括以下步驟首先對待測設備進行預熱，對測試系統通電，完成測 試前的準備工作；然后計算機中的自動測試系統驅動IRU發送IR消息，在RRU側建立 測試小區，以及打開RRU待測試通道；再驅動信號源向天線發送上行信號，天線將上行 信號發送至模擬BBU測試儀，模擬BBU測試儀解析上行信號后，自動測試系統讀取IRU 測試結果并將之保存于數據庫中。下行測試包括以下步驟首先待測子系統進行預熱，并對測試系統通電，完成 測試前的準備工作；然后計算機中的自動測試系統驅動IRU導入下行基帶數據，并發 送IR消息建立測試小區，以及打開待測通道，最后驅動頻譜儀獲取天線接收到的測試結 果，并將測試結果保存至數據庫中。[0050] 上述實施例僅為本實用新型的一種實施例，并不表示本實用新型的保護范圍僅 限于此，只要硬件系統與本實用新型的主要模塊相同或相似，解決的技術問題、達到的 技術效果與本實用新型相同或相似，都應當落入本實用新型的保護范圍之內。
權利要求1.RRU自動定標與測試系統，其特征在于，包括安裝有自動測試系統的計算機，與 計算機連通的模擬BBU測試儀，以及分別與計算機、模擬BBU測試儀連接的信號源和頻 譜儀，該信號源和頻譜儀通過環行器相互連通，所述環行器上還連接有信號收發裝置。
2.根據權利要求1所述的RRU自動定標與測試系統，其特征在于，所述模擬BBU測 試儀包括主控制器，與主控制器連接的FPGA、DSP和時鐘模塊，以及與FPGA連接的光 電轉換模塊，與時鐘模塊連接的電源模塊。
3.根據權利要求2所述的RRU自動定標與測試系統，其特征在于，所述FPGA分別 通過網絡接口和電源總線與主控制器連接。
4.根據權利要求3所述的RRU自動定標與測試系統，其特征在于，所述DSP通過PCI 與主控制器連接。
5.根據權利要求4所述的RRU自動定標與測試系統，其特征在于，所述DSP通過 EMIFB接口與FPGA相連。
6.根據權利要求5所述的RRU自動定標與測試系統，其特征在于，所述光電轉換模 塊的數目為2。
7.根據權利要求2或6所述的RRU自動定標與測試系統，其特征在于，所述模擬 BBU測試儀還設置有分別與主控制器連接的網卡、電平轉換模塊、CPLD、FLASH、復 位模塊。
8.根據權利要求1或6所述的RRU自動定標與測試系統，其特征在于，所述計算機 通過集線器與模擬BBU測試儀連接，通過GPIB分別與信號源、頻譜儀連接。
9.根據權利要求8所述的RRU自動定標與測試系統，其特征在于，所述信號收發裝 置為天線。
10.根據權利要求9所述的RRU自動定標與測試系統，其特征在于，所述環行器與信 號收發裝置之間還設置有衰減器。
專利摘要本實用新型公開了一種RRU自動定標與測試系統，屬于TDCDMA通信系統的測試技術，主要解決了現有技術中采用人工手動定標和測試效率低下的問題。該RRU自動定標與測試系統，其特征在于，包括安裝有自動測試系統的計算機，與計算機連通的模擬BBU測試儀，以及分別與計算機、模擬BBU測試儀連接的信號源和頻譜儀，該信號源和頻譜儀還通過環行器連通，所述環行器還連接有信號收發裝置。本實用新型節約了大量人力物力成本，縮短了定標、測試時間，提高了生產效率，具有很高的實用價值。
文檔編號H04W24/02GK201797602SQ20102051350
公開日2011年4月13日 申請日期2010年8月31日 優先權日2010年8月31日
發明者王豫, 肖龍剛, 許曉煒 申請人:芯通科技(成都)有限公司