專利名稱：用于同步信息的方法和裝置的制作方法
技術領域：
本發明涉及信息同步，尤其涉及一種同步信息的方法和裝置。
背景技術：
圖1示出了一種IEEE1588v2應用的常規的時間信息同步體系1的示意圖。該體系1包括連接至背板40的主板10、一個或多個IO子卡20以及主處理器30。該體系中的主板10和所有IO子卡20應當具有相同的時間信息，并且所有時間都應當與標準時間(Time of Day，簡稱T0D)同步。為此，經由獲取時間接口 91，主處理器30中的時間同步任務模塊 32從主板10獲取主板10的本地時間，接著經由設置時間接口 92，使用所獲取的時間來依次設置所有IO子卡20的本地時間，從而使得所有IO子卡20的本地時間能夠與主板10的本地時間一致。另外，主處理器30的時間恢復算法模塊31計算主板10的本地時間與標準時間TOD的偏差。一旦該時間偏差(time bias)改變了，主處理器30經由時間偏差調整接口 93來依次設置主板10以及所有IO子卡20的時間偏差，用以及時同步主板10以及所有 IO子卡20的時間偏差，從而使得主板10以及所有IO子卡20的時間都能夠同步至標準時間 TOD。上述現有技術方案具有如下缺點。首先，自主處理器30獲取主板10的本地時間起，至完成IO子卡20的本地時間的設置，存在不能忽略的時間延遲，從而導致主板10和IO子卡20之間的時間同步不精確。例如，假設主處理器30在時間t時獲取主板10的本地時間、，而設置IO子卡20需要花費時間Δ t，那么主處理器30在時間t+ Δ t將該IO子卡20的本地時間設置為所獲取的主板10 的本地時間tQ。由此，該IO子卡20的本地時間并未與主板10的本地時間tQ同步，而是具有時間差At。而且，主處理器30設置IO子卡20所需的時間At通常是不確定的。例如， 當主處理器30的工作負荷較小時，所需的時間較短，反之則較長。因此，無法通過補償的方式來消除該時間差。另外，在多個IO子卡20的情況下，由于主處理器30以軟件方式依次設置各個IO子卡20，因此該時間差是累計的。作為結果，最后設置的那個IO子卡20的本地時間與主板10的本地時間之間的時間差最大，并且隨著IO子卡20數量的增加，這一最大時間差也變得越來越大。其次，在設置時間偏差時，主處理器30同樣依次設置主板30和各IO子卡20。由于以軟件方式設置所造成的時間延遲，無法同時設置主板30和各IO子卡20的時間偏差。 因為主板30和各子卡20各自根據本地時間和時間偏差計算標準時間，所以即便在本地時間完全同步的情況下，主板30和各子卡20仍然至少在設置時間偏差期間具有不同的標準時間信息。而且，隨著IO子卡20數量的增加，主板30和各子卡20的標準時間信息之間的差異也越大。此外，除了上述本地時間和時間偏差以外，還有其他信息諸如實時性要求較高的配置信息等需要在多個裝置之間進行同步。然而，上述常規的信息同步體系無法滿足及時同步這些信息的需求。
發明內容
為了解決現有技術方案的上述技術問題，需要提供一種在第一裝置諸如主板和至少一個第二裝置諸如IO子卡之間同步第一信息特別是實時性要求較高的信息的解決方案，使得該第一信息的同步更精確。本發明的發明構思在于，在第一裝置上設置第一同步裝置；在各第二裝置上設置第二同步裝置；第一同步裝置與各第二同步裝置通過以硬件方式構造的接口相連接；第一同步裝置同時向各第二同步裝置發送經封裝第一信息，例如本地時間、由主處理器設置的時間偏差或者任何其他時間敏感的信息等；各第二同步裝置接收來自第一同步裝置的第一信息，并進行相應的設置。由此，本發明的一個優點是第一裝置同時向各個第二裝置發送第一信息，因而能夠同時為各第二裝置設置第一信息，從而使得第一信息的同步更精確。優選地，第一不同裝置和第二同步裝置都是以硬件方式構造的。因為第一同步裝置、第二同步裝置以及它們之間的連接是以硬件方式實現的，發送和接收第一信息期間所產生的任何時間延遲不僅短而且是確定的。因此，這些時間延遲所帶來的時間差能夠通過時間補償來消除。優選地，為了補償可能存在的時間差，在第二裝置上設置比較模塊，以用于確定可能存在時間差，并且根據所確定的時間差進行補償，從而進一步提高同步的精確度。根據本發明的一個方面，提供了一種在第一裝置中用于和至少一個第二裝置同步第一信息的方法，其包括A.獲取所述第一信息；B.對所述第一信息進行封裝；C.經由連接至所述至少一個第二裝置的第一接口，同時向所述至少一個第二裝置發送所述經封裝的第一信息；其中所述第一接口以硬件方式構造。優選地，所述步驟A至C以硬件方式實現。優選地，在所述步驟A中，檢測所述第一信息是否改變；一旦所述第一信息改變， 就獲取所述第一信息。由此能夠及時同步第一信息。優選地，在所述步驟A中，從與所述第一裝置相連接的主處理器或者從所述第一裝置的第一信息生成模塊，獲取所述第一信息。優選地，所述第一信息是本地時間、時間偏差或其他時間敏感的信息中的一個或者多個。優選地，所述經封裝的第一信息包括以下字段同步頭，用于表示所述經封裝的第一信息的開始；類型，用于表示所述所包含的第一信息的類型；以及數據單元，用于包含所述第一信息。優選地，在所述步驟C中，判斷所述第一接口是否正在發送信息如果所述第一接口不在發送信息，則在預先確定的時間段之后，發送所述經封裝的第一信息；如果所述第一接口正在發送另外的信息，則一旦所述另外的信息發送完成，就發送所述經封裝的第一信息。在此，所述預先確定的時間段一般不小于發送經封裝的第一信息所需的時間段，以便所述第二同步裝置能夠確定經封裝的第一信息的開始。在所述第一信息是時間信息諸如本地時間的情況下，優選地，在步驟A中，在所述第一信息為預先確定的時間單位的整數倍時，獲取所述第一信息。由此，所獲取的第一信息是預先確定的時間單位的整數倍。例如，當預先確定的時間單位為秒時，所獲取的第一信息總是整秒的，從而在發送該第一信息時，無需發送諸如納秒的信息，顯著減少了需要發送的數據量。而且，只要獲取該第一信息的時間點是精確到納秒甚至更高的精度，該第一信息也精確到納秒甚至更高的精度。優選地，所述在第一裝置中用于和至少一個第二裝置同步第一信息的方法，還包括步驟D 同時向所述至少一個第二裝置，發送基于所述第一信息生成的參考信號，以便所述至少一個第二裝置根據所述參考信號同步所述第一信息。例如，在所述第一信息是本地時間的情況下，參考信號能夠是在整秒時的脈沖信號，也被稱為1秒脈沖(1 pulse per second，簡稱1PPS)。以同樣的方式，第二裝置基于第一信息生成本地的1PPS，并且通過比較模塊例如相位檢測器確定接收到的來自第一裝置的IPPS和本地的IPPS之間的時間差， 從而確定第一裝置和第二裝置在第一信息即本地時間上的時間差，并根據該時間差設置第二裝置的第一信息以使之與第一裝置的第一信息同步。由此，第一裝置和第二裝置之間的第一信息的同步能夠得到進一步的改善。根據本發明的另一個方面，提供了一種在第二裝置中用于和第一裝置同步第一信息的方法，包括a.經由第二接口，接收來自所述第一裝置的、經封裝的第一信息，其中所述第二接口以硬件方式構造；b.對所述經封裝的第一信息進行解封裝，獲得所述第一信息；c.使用所獲得所述第一信息設置所述第二裝置的所述第一信息。優選地，所述第一信息是時間信息，并且所述在第二裝置中用于和第一裝置同步第一信息的方法還包括如下步驟d.基于所設置的所述第一信息生成本地信號；e.從所述第一裝置，接收由所述第一裝置基于所述第一信息生成的參考信號；f.根據所述本地信號與所述參考信號之間的區別，調整所設置的所述第二裝置的所述第一信息。根據本發明的另一個方面，提供了一種在第一裝置中用于和至少一個第二裝置同步第一信息的第一同步裝置，包括封裝模塊，用于獲取所述第一信息，并且對所述第一信息進行封裝；第一接口，用于連接至所述至少一個第二裝置，所述第一接口以硬件方式構造；第一發送機，用于經由所述第一接口，同時向所述至少一個第二裝置發送所述經封裝的弟"'fn 息。優選地，所述第一信息是時間信息，所述第一同步裝置還包括參考信號生成模塊，用于根據所述第一信息生成參考信號；第二發送機，用于經由所述第一接口同時向所述至少一個第二裝置發送所述參考信號，以便所述至少一個第二裝置根據所述參考信號設置所述第一信息。根據本發明的另一個方面，提供了一種在第二裝置中用于和第一裝置同步第一信息的第二同步裝置，包括第二接口，用于連接至所述第一裝置，所述第二接口以硬件方式構造；第一接收機，用于經由所述第二接口接收來自所述第一裝置的經封裝的第一信息； 解封裝模塊，用于對所述經封裝的第一信息進行解封裝，獲得所述第一信息；同步模塊，用于使用所獲得的所述第一信息同步所述第二裝置的所述第一信息。優選地，所述第一信息是時間信息，所述第二同步裝置還包括本地信號生成模塊，用于基于所設置的所述第二裝置得所述第一信息生成本地信號；第二接收機，用于經由所述第二接口接收由所述第一裝置基于所述第一信息生成的參考信號；比較模塊，用于比較所述本地信號與所述參考信號之間的區別；調整模塊，用于根據所述區別，調整所設置的所述第二裝置的所述第一信息。根據本發明的另一個方面，提供了一種通信系統，包括所述第一裝置；所述第二裝置；以及連接單元，用于以硬件的方式連接所述第一裝置中的所述第一接口和所述第二裝置中的所述第二接口。需要注意的是，以硬件方式的構造在本發明中包括各種類型的硬件、固件等。
通過閱讀下文中參照以下附圖對非限制性實施方式所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯。圖1示出了一種應用IEEE1588v2的常規的時間信息同步體系的示意圖。；圖2示出了一種根據本發明的一個具體實施方式
的信息同步體系的結構示意圖；圖3示出了根據本發明的一個具體實施方式
的數據幀的格式；圖4示出了根據IEEE1588v2的標準時間的格式和在串行數據路徑上的傳輸順序； 以及圖5示出了根據本發明的一個具體實施方式
的時間偏差的格式和在串行數據路徑上的傳輸順序。附圖中，相同或相似的附圖標記代表相同或相似的步驟或裝置。
具體實施例方式以下參照附圖對本發明進行詳細說明。不失一般性地，下文中以背板系統為例進行說明，但是本領域技術人員應當理解，本發明所提出的用于同步信息的方法和裝置也適用于其它的系統。圖2示出了一種根據本發明的一個具體實施方式
的信息同步體系2的示意圖。如圖2所示，該體系2包括連接至背板40的主板10、多個IO子卡20以及主處理器30。主板 10和多個IO子卡20共享同一個時間發生器時鐘源61。主板10包括主板時間發生器11、 封裝模塊12、第一發送機(未示出)和串行口(未示出)。封裝模塊12與第一發送機相連接，而第一發送機與串行口相連接。IO子卡20包括IO子卡時間發生器21、解封裝模塊22、 第一接收機(未示出)和串行口(未示出)。解封裝模塊22與第一接收機相連接，而第一接收機與串行口相連接。此外，主板10的串行口通過串行數據線71連接至各個IO子卡的串行口。主板10的封裝模塊12、第一發送機和串行口以及IO子卡20的解封裝模塊22、第一接收機和串行口都是以硬件方式構造的。雖然主板10和各IO子卡20共享同一個時鐘源61，但是由于各自的時間起始點可能是不同的，因而各自的本地時間也可能不同。例如，新插入的IO子卡的本地時間一般都與主板10的本地時間不同。下面將描述如何同步主板10和各IO子卡20的本地時間。如圖2所示，在步驟A中，主板10的封裝模塊12從主板時間發生器11獲取主板 10的本地時間13 ；緊接著，在步驟B中，主板10的封裝模塊12對所獲取的本地時間13進行封裝；緊接著，在步驟C中，主板10的第一發送機，經由主板10的串行口，將經封裝的本地時間13同時發送到連接到各IO子卡20的串行口的串行數據線71上。考慮到IO子卡20經常被插拔，優選地，主板10的封裝模塊12周期性地從主板時間發生器11獲取主板10的本地時間13，并且所獲取的本地時間13經由串行數據線71被同時發送給各IO子卡20。優選地，主板時間發生器11輸出1秒脈沖IPPS信號14到封裝模塊12，并且封裝模塊12由該IPPS信號14觸發而獲取本地時間13。作為結果，封裝模塊12每當本地時間 13為整秒時獲取本地時間13，從而所獲取的本地時間13總是1秒的整數倍。由此，封裝模塊12所封裝及發送的本地時間13只需要精確到秒。優選地，在步驟B中，封裝模塊12將待封裝的信息如本地時間13封裝成數據幀。 圖3示出了根據本發明的一個具體實施方式
的數據幀的格式。數據幀的總長度為1 比特， 包括以下字段-同步頭(SyncHeader)長度為2比特，均設為“0”，用于表示數據幀的開始；-幀類型(FrameType)長度為4比特，用于表示數據幀中所包含的信息的類型；-幀協議數據單元(FrameProtocol Data Unit):長度為80比特，用于包含所述
第一信息；-幀校驗序列(FrameCheck Sequence)可選的，長度為8比特，用于檢驗幀類型字段和幀協議數據單元字段中的內容的正確性和完整性，優選地能夠使用8比特的循環冗余碼校驗(Cyclical Redundancy Check)算法來生成；-保留字段(ReservationField)長度為；34比特，均設為“0”，用于可能的擴展。當待封裝的信息是本地時間13時，幀協議數據單元能夠是IEEE1588v2中所定義的格式。圖4示出了根據IEEE1588v2的標準時間的格式和在串行數據路徑上的傳輸順序。如圖4所示，該時間信息總長度為80比特，由秒字段(Second Field)和納秒字段 (Nano-second Field)組成，其中高48比特是秒字段，低32比特是納秒字段。當該時間信息在串行數據線上傳輸時，傳輸順序是自低位至高位，如圖4中的箭頭所示。特別地，當本地時間13的同步是由IPPS信號觸發時，由于待封裝的本地時間13總是1秒的整數倍，因此低32比特的納秒字段總是“0”。在這種情況下，如有需要，納秒字段可以用作他用。繼續參照圖2，在步驟a中，10子卡20的第一接收機，經由串行口，接收串行數據線上傳輸的數據幀。具體地，10子卡20監聽串行數據線72以判斷數據幀是否到達，一旦有數據幀到達，就經由串行口接收數據幀。優選地，在步驟C中，主板10的第一發送機以如下方式發送如圖3所示的數據幀 判斷所述第一接口是否正在發送信息；如果主板10的串行口不在發送任何信息，即是空閑的，則在等待一個數據幀的長度即128比特之后，發送數據幀；如果所述第一接口正在發送另外的信息，則一旦所述另外的信息發送完成，就發送所述經封裝的第一信息。需要說明的是，在此假設空閑時串行數據線72上為“1”。如此一來，對于10子卡20來說，如果在多于128比特的“ 1 ”之后收到兩個“0”，則能夠確定這兩個“0”是數據幀的同步頭，從而判斷出數據幀的到達，或者如果在接收完一個數據幀之后收到兩個“0”，則也能夠確定這兩個“0”是數據幀的同步頭，從而判斷出數據幀的到達。一旦收到數據幀，10子卡20的解封裝模塊22就在步驟b中對接收到的數據幀進行解封裝，取出所包含的本地時間13，并且緊接著在步驟c中將所取出的本地時間13輸出至10子卡時間發生器21 ;10子卡時間發生器21于是根據主板10的本地時間13來設置該 10子卡的本地時間，從而實現本地時間的同步。
根據本發明的另一個具體實施方式
，主板10和各IO子卡20都需要與一標準時間同步。該標準時間例如是IEEE1588v2的標準時間T0D。為此，能夠在主板10和各IO子卡 20上設置時間偏差信息，該時間偏差表示本地時間與標準時間TOD的偏差。由此，標準時間 TOD就能夠根據本地時間和時間偏差來獲得。因而，除了在主板10和各IO子卡20之間同步本地時間以外，還需要同步時間偏差。下面將說明如何同步時間偏差。主處理器30中的時間恢復算法模塊31計算出主板10的本地時間與標準時間TOD 的偏差，即時間偏差15，并將之經由時間偏差調整接口 93發送給主板10的主板時間發生器 11和封裝模塊12。主板時間發生器10根據收到的時間偏差15更新時間偏差信息，而封裝模塊12通過上述步驟A至C將時間偏差15同時發送到各IO子卡20。圖5示出了根據本發明的一個具體實施方式
的時間偏差的格式和在串行數據路徑上的傳輸順序。由圖5可見，在格式和傳輸順序方面，時間偏差與圖4所示的IEEE1588v2 的標準時間相同。需要注意的是，時間偏差一般都不會是1秒的整數倍，因此低32為的納秒字段也就一般不為“0”。根據本發明的又一個具體實施方式
，為了在主板10和各IO子卡20之間同步標準時間T0D，能夠以類似于同步本地時間的方式即通過上述步驟A至C直接同步標準時間 T0D,以替代同步時間偏差。例如，主板10獲取標準時間TOD之后，在更新自身記錄的標準時間的同時，對該標準時間TOD進行封裝，并同時發送給各個IO子卡20。各IO子卡20 — 旦收到來自主板10的標準時間T0D，就據此更新所記錄的標準時間。實際上，將信息封裝成數據幀、在串行數據線上傳輸數據幀以及解封裝數據幀以獲取所包含的信息都需要花費一定的時間。這使得信息并不能完全同步而是具有一定的時間差。然而，當封裝、傳輸以及解封裝是以硬件方式實現時，所導致的時間差是固定的。由此，能夠根據這一固定的時間差來進行補償，從而提高同步的精確度。下面將說明如何補償這一固定的時間差。如上所述，在步驟c中，IO子卡20的解封裝模塊22將解封所得的本地時間即主板的本地時間13輸出至IO子卡時間發生器21以將IO子卡的本地時間設置為主板10的本地時間13。設主板10的封裝模塊12在時間t獲取本地時間、，并且設封裝、傳輸以及解封裝所花費的時間為At，即IO子卡20在時間t+At將本地時間設為、。因而，主板10 的本地時間與IO子卡20的本地時間相差At。根據本發明的另一個具體實施方式
，主板時間發生器11基于本地時間生成的 IPPS信號，并且主板10還包括第二發送機(未示出)，其經由串行數據線將該IPPS發送給各個IO子卡20。相應地，IO子卡20還包括第二接收機(未示出)，其接收來自主板10的 IPPS信號。另外，IO子卡20還包括比較模塊(未示出)和調整模塊(未示出)。IO子卡20能夠如下測量時間差At并據此調整所設置的本地時間。在步驟d中。 IO子卡20的時間發生器21基于本地時間生成的本地的IPPS信號。在步驟e中，IO子卡 20的第二接收機接收來自主板10的IPPS信號。在步驟f中，IO子卡20的比較模塊獲得主板10的IPPS信號與自身的IPPS信號之間的差別。由于該差別反映了時間差At，因此 IO子卡20能夠接著根據比較所得的差別來對本地時間進行補償。優選地，IO子卡20能夠反復執行上述步驟，直至比較模塊所獲得的差別為0。優選地，IO子卡20中的比較模塊是相位檢測器。需要說明的是，雖然在上述具體實施方式
中，主板10和各IO子卡具有串行口并通過串行數據線相互連接，但是作為替代，其他的接口和數據連接線諸如并行口和并行數據線或者總線接口和數據總線也是可用的。本領域技術人員能夠根據應用的不同的需要而選擇合適的接口和傳輸方式。例如，在低成本的應用中可以使用串行數據線，而在實時性要求特別高的應用中使用并行數據線，因為相對于串行數據線，并行數據線的傳輸時延較短。以上對本發明的具體實施方式
進行了描述。需要理解的是，本發明并不局限與上述特定實施方式，本領域技術人員可以在所附權利要求的范圍內做出各種變形和修改。
權利要求
1.一種在第一裝置中用于和至少一個第二裝置同步第一信息的方法，包括A.獲取所述第一信息；B.對所述第一信息進行封裝；C.經由連接至所述至少一個第二裝置的第一接口，同時向所述至少一個第二裝置發送所述經封裝的第一信息；其中所述第一接口以硬件方式構造。
2.根據權利要求1所述的方法，其特征在于，所述步驟A至C以硬件方式實現。
3.根據權利要求1所述的方法，其特征在于，所述步驟A包括檢測所述第一信息是否改變；一旦所述第一信息改變，就獲取所述第一信息。
4.根據權利要求1所述的方法，其特征在于，所述步驟A包括從與所述第一裝置相連接的主處理器或者從所述第一裝置的第一信息生成模塊，獲取所述第一信息。
5.根據權利要求1所述的方法，其特征在于，所述第一信息是本地時間、時間偏差或時間敏感的信息中的一個或者多個；所述經封裝的第一信息包括以下字段同步頭，用于表示所述經封裝的第一信息的開始；類型，用于表示所述所包含的第一信息的類型；以及數據單元，用于包含所述第一信息。
6.根據權利要求1所述的方法，其特征在于，所述步驟C包括判斷所述第一接口是否正在發送信息-如果所述第一接口不在發送信息，則在預先確定的時間段之后，發送所述經封裝的第 “'fn 息；-如果所述第一接口正在發送另外的信息，則一旦所述另外的信息發送完成，就發送所述經封裝的第一信息。
7.根據權利要求1所述的方法，其特征在于，所述第一信息是時間信息，并且所述步驟 A包括在所述第一信息為預先確定的時間單位的整數倍時，獲取所述第一信息。
8.根據權利要求1所述的方法，其特征在于，所述第一信息是時間信息，并且所述方法還包括步驟D 同時向所述至少一個第二裝置，發送基于所述第一信息生成的參考信號，以便所述至少一個第二裝置根據所述參考信號同步所述第一信息。
9.一種在第二裝置中用于和第一裝置同步第一信息的方法，包括a.經由第二接口，接收來自所述第一裝置的、經封裝的第一信息，其中所述第二接口以硬件方式構造；b.對所述經封裝的第一信息進行解封裝，獲得所述第一信息；c.使用所獲得所述第一信息設置所述第二裝置的所述第一信息。
10.根據權利要求9所述的方法，其特征在于，所述第一信息是時間信息，該方法還包括如下步驟d.基于所設置的所述第一信息生成本地信號；e.從所述第一裝置，接收由所述第一裝置基于所述第一信息生成的參考信號；f.根據所述本地信號與所述參考信號之間的區別，調整所設置的所述第二裝置的所述弟"'fn 息。
11.一種在第一裝置中用于和至少一個第二裝置同步第一信息的第一同步裝置，包括封裝模塊，用于獲取所述第一信息，并且對所述第一信息進行封裝； 第一接口，用于連接至所述至少一個第二裝置，所述第一接口以硬件方式構造； 第一發送機，用于經由所述第一接口，同時向所述至少一個第二裝置發送所述經封裝的第一信息。
12.根據權利要求11所述的第一同步裝置，其特征在于，所述第一信息是時間信息，所述第一同步裝置還包括參考信號生成模塊，用于根據所述第一信息生成參考信號；第二發送機，用于經由所述第一接口同時向所述至少一個第二裝置發送所述參考信號，以便所述至少一個第二裝置根據所述參考信號設置所述第一信息。
13.—種在第二裝置中用于和第一裝置同步第一信息的第二同步裝置，包括 第二接口，用于連接至所述第一裝置，所述第二接口以硬件方式構造；第一接收機，用于經由所述第二接口接收來自所述第一裝置的經封裝的第一信息； 解封裝模塊，用于對所述經封裝的第一信息進行解封裝，獲得所述第一信息； 同步模塊，用于使用所獲得的所述第一信息同步所述第二裝置的所述第一信息。
14.根據權利要求14所述的第二同步裝置，其特征在于，所述第一信息是時間信息，所述第二同步裝置還包括-本地信號生成模塊，用于基于所設置的所述第二裝置得所述第一信息生成本地信號；-第二接收機，用于經由所述第二接口接收由所述第一裝置基于所述第一信息生成的參考信號；-比較模塊，用于比較所述本地信號與所述參考信號之間的區別； -調整模塊，用于根據所述區別，調整所設置的所述第二裝置的所述第一信息。
15.一種通信系統，包括根據權利要求11或12所述的第一裝置； 至少一個根據權利要求13或14所述的第二裝置；以及連接單元，用于以硬件的方式連接所述第一裝置中的所述第一接口和所述第二裝置中的所述第二接口。
全文摘要
本發明提供一種同步信息的方法和裝置。具體地，本發明提供一種在第一裝置諸如主板和至少一個第二裝置諸如IO子卡之間同步第一信息特別是實時性要求較高的信息的解決方案，使得該第一信息的同步更精確。在該技術方案中，在第一裝置上設置第一同步裝置；在各第二裝置上設置第二同步裝置；第一同步裝置與各第二同步裝置通過以硬件方式構造的接口相連接；第一同步裝置同時向各第二同步裝置發送經封裝的第一信息，例如本地時間、由主處理器設置的時間偏差或者任何其他時間敏感的信息等；各第二同步裝置接收來自第一同步裝置的第一信息，并進行相應的設置。
文檔編號H04L7/00GK102546144SQ20101061917
公開日2012年7月4日 申請日期2010年12月30日 優先權日2010年12月30日
發明者王 琦, 黃華明 申請人:上海貝爾股份有限公司