一種調試系統和方法

專利名稱：一種調試系統和方法
技術領域：
本發明涉及處理器的芯片調試技術領域，特別是指一種調試系統和方法。
背景技術：
隨著電子技術的發展，家用電器、掌上設備、電腦等越來越智能，功能也越來越復雜，這些復雜的設備都依賴于或受益于集成電路的發展。復雜的集成電路或芯片都由上百萬甚至上千萬門晶體管構成。設計這樣的芯片常常需要一套非常科學完整的流程。其中設計、驗證是兩個必不可少的過程。通常，ASIC (Application Specific Intergrated Circuits即專用集成電路)設計驗證工作都由FPGA ( Field-Programmable Gate Array, 現場可編程門陣列)來完成。因此FPGA成為了 FPGA本身及ASIC驗證的一個非常重要的驗證平臺。在FPGA，ASIC驗證方法或手段中，一個重要的方面就是需要人與驗證板或者 FPGA、ASIC芯片進行交互，交互的目的就是需要了解FPGA、ASIC芯片內部模塊的狀態，如存儲單元，控制單元的一些運行情況，以便對FPGA，ASIC芯片的工作運行情況做一個基本的判斷，決定功能是否良好，是否應該采取一些其它的措施，以及如何采取進一步的措施。這個交互由很多方式方法來進行。這些方式方法有很多不同的分類，按照數據傳輸的模式來分，可以分為串行傳輸方式和并行傳輸方式。串行傳輸方式就是將需要的信息按照一位一位的方式傳送到用戶端，由用戶端進行處理后以適當的方式呈現在用戶面前。 串行傳輸方式的優點就是節省硬件資源特別是硬件端口資源，適用于遠距離傳輸，缺點是處理相對復雜，對內部處理機制的要求較高。并行傳輸方式是將需要的信息按照所需要的位尺寸多位多位地傳送到用戶端，由用戶端進行處理后以適當的方式呈現在用戶面前。并行傳輸方式的優點就是處理相對簡單，傳輸碼率相對高，缺點是不適合遠距離傳輸，對硬件資源要求較多。按照數據呈現的方式來分可以分為簡單顯示方式和復雜顯示方式。簡單顯示方式如鳴叫，閃燈等信號告知用戶芯片內部相關信息，功能正常與否的提示。簡單顯示方式通常不需要復雜的處理，實現簡單，但是由于顯示本身的缺陷，無法讓用戶了解一些具體的細節信息。復雜顯示方式如顯示屏，通過一些必要的處理工作，可以將所需要的信息按照用戶需要完全呈現給用戶。復雜顯示通常需要比較復雜的處理工作，實現相對復雜。按照通訊線纜的長短來分可以分為本地調試方式和遠程調試方式。本地調試方式是指用戶能夠看到調試的FPGA，ASIC芯片調試板，并按照用戶要求對調試板進行模式設置，進行全面的調試工作。本地調試方式給予用戶極大的自由度和最大的掌控。遠程調試方式通常相對本地調試應用范圍面窄，用戶由于看不到調試的FPGA，ASIC芯片調試板，無法對調試板進行必要的模式設置，所以調試功能有限，通常使用在成熟的產品的后期維護中。按照通訊連接使用的協議來分可以分為為標準連接方式與非標準連接方式。標準連接方式指調試方與被調試方之間通過標準的通訊協議進行通訊，采用的通訊協議如聯合測試行動組標準(JTAG)，電子工業協會(Electronic Industries Association, EIA)所制定的異步傳輸標準接口(UART)，Service Provider Interface (SPI) , Inter -Integrated Circuit 總線(I2C)，IEEE 制定的 IEEE 802. 3 標準以太網(EETHNET)互聯接口，通用串行總線(USB)等。非標準連接方式指調試方與被調試方之間通過非標準的通訊協議進行通訊，使用的通訊協議采用內部自定義的協議，目的僅在方便使用。上述無論哪種調試方式其在實現時都需要硬件資源的支持，不同的調試方案和方法對于硬件資源的需求不同。在具體工程應用中，由于各種原因，常常會碰到調試板資源受限的情況，比如FPGA，ASIC芯片端口不夠用，連線不方便等問題。根據具體的工程應用，有時對調試并沒有特別復雜的要求，只是需要提供一種簡單而可行的調試方案，在調試板或其它硬件資源受限的情況下依然可以進行正常的調試工作，而無需對產品設計本身做太多改動以在調試時對這種資源受限的情況做出讓步，這時，能夠利用最少的硬件資源，既能有效保證FPGA，ASIC芯片調試的順利進行，又能在實現時簡單，快捷的方案，往往會受到工程人員的青睞。因此，現有技術中應用于FPGA，ASIC芯片的調試通訊技術，占用資源多，實現復
ο

發明內容
本發明要解決的技術問題是提供一種調試系統和方法，使芯片調試占用硬件資源少，實現簡單，易于使用。為解決上述技術問題，本發明的實施例提供一種調試系統，包括調試代理設備和調試目標設備；其中，
所述調試代理設備和所述調試目標設備通過單線纜總線連接，并采用單線傳輸協議進行通訊。其中，所述調試代理設備包括
第一封裝模塊，用于將所述調試代理設備發送至所述調試目標設備的數據按照所述單線傳輸協議要求的格式進行封裝，生成封裝后的數據；
第一發送模塊，用于將所述封裝后的數據通過所述單線纜總線發送至所述調試目標設
備；
所述調試目標設備包括
第二接收模塊，用于通過所述單線纜總線接收所述第一發送模塊發送的所述封裝后的數據；
第二解析模塊，用于將所述封裝后的數據解封裝，得到解封裝后的數據，并將所述解封裝后的數據保存至所述調試目標設備的數據緩沖區。按照一個優選實施方案，所述按照單線傳輸協議的數據幀由起始位、同步半字節、 傳輸字和校驗字節組成；
所述第一發送模塊進一步用于將所述單線纜總線由空閑狀態轉至起始位狀態即將所述單線纜總線拉低，發送同步半字節數據至所述調試目標設備；并依據所述同步半字節數據中的所述調試代理設備的發送時鐘，發送傳輸字給所述調試目標設備；并在發送完所述傳輸字后，發送校驗字節給所述調試目標設備；
所述第二接收模塊進一步用于將所述單線纜總線拉高，接收所述同步半字節數據，并提取出所述調試代理設備的發送時鐘；并根據所述調試代理設備的發送時鐘，接收所述傳輸字；并在接收所述傳輸字完畢后，接收所述校驗字節；并依據所述校驗字節對所述傳輸字進行和校驗，如果和校驗正確，則將所述傳輸字發送至所述第二解析模塊，使所述第二解析模塊對所述傳輸字解封裝，并將解封裝后的傳輸字保存在所述調試目標設備的數據緩沖區。按照一個優選實施方案，所述調試目標設備還包括
第二封裝模塊，用于將所述調試目標設備發送至所述調試代理設備的數據按照所述單線傳輸協議要求的格式進行封裝，生成封裝后的數據；
第二發送模塊，用于將所述封裝后的數據通過所述單線纜總線發送至所述調試代理設
備；
所述調試代理設備還包括
第一接收模塊，用于通過所述單線纜總線接收所述第二發送模塊發送的所述封裝后的數據；
第一解析模塊，用于將所述封裝后的數據解封裝，得到解封裝后的數據，并將所述解封裝后的數據保存至所述調試代理設備的數據緩沖區。按照一個優選實施方案，按照單線傳輸協議的數據幀由起始位、同步半字節、傳輸字和校驗字節組成；所述第二發送模塊進一步用于將所述單線纜總線由空閑狀態轉至起始位狀態即將所述單線纜總線拉低，發送同步半字節數據至所述調試代理設備，并依據所述調試目標設備的發送時鐘，發送傳輸字給所述調試代理設備；并在發送完所述傳輸字后， 發送校驗字節給所述調試代理設備；
所述第一接收模塊進一步用于將所述單線纜總線拉高，接收所述同步半字節數據，并提取出所述調試目標設備的發送時鐘；并根據所述調試目標設備的發送時鐘，接收所述傳輸字；并在接收所述傳輸字完畢后，接收所述校驗字節；并依據所述校驗字節對所述傳輸字進行和校驗，如果和校驗正確，則將所述傳輸字發送至所述第一解析模塊，使所述第一解析模塊對所述傳輸字解封裝，并將解封裝后的傳輸字保存在所述調試代理設備的數據緩沖區。按照一個優選實施方案，所述同步半字節數據為4位二進制序列；所述傳輸字為 32位的傳輸字；所述校驗字節為8位校驗字節。按照一個優選實施方案，所述調試目標設備為ASIC芯片或者FPGA芯片。本發明還提供一種調試方法，應用于包括有調試代理設備和調試目標設備的調試系統，所述調試方法包括
所述調試代理設備采用單線傳輸協議和所述調試目標設備進行通訊，其中所述調試代理設備與所述調試目標設備通過單線纜總線連接。按照一個優選實施方案，所述調試代理設備采用單線傳輸協議和所述調試目標設備進行通訊包括
所述調試代理設備將需要發送至所述調試目標設備的數據按照所述單線傳輸協議要求的格式進行封裝，生成封裝后的數據；
所述調試代理設備將所述封裝后的數據通過所述單線纜總線發送至所述調試目標設備；使所述調試目標設備通過所述單線纜總線接收所述封裝后的數據，并將所述封裝后的數據解封裝，并將所述解封裝后的數據保存至所述調試目標設備的數據緩沖區。按照一個優選實施方案，所述調試代理設備采用單線傳輸協議和所述調試目標設備進行通訊，還包括
所述調試代理設備通過所述單線纜總線接收所述調試目標設備發送的封裝后的數據， 其中所述調試目標設備發送的封裝后的數據是按照所述單線傳輸協議要求的格式進行封裝的；
所述調試代理設備將所述封裝后的數據解封裝，得到解封裝后的數據，并將所述解封裝后的數據保存至所述調試代理設備的數據緩沖區。本發明的上述技術方案的有益效果如下
上述方案中，通過將單線傳輸協議構架在單線纜總線上，調試代理設備與調試目標設備通過該單線纜總線連接，并通過該單線傳輸協議進行數據通訊，實現時對硬件要求低，芯片調試占用硬件資源少，實現簡單。


圖1為本發明的調試系統的架構框圖2為調試代理設備與調試目標設備之間的單線傳輸協議數據幀格式圖； 圖3是適用于FPGA，ASIC等芯片的單線調試通訊數據波形示意圖。
具體實施例方式為使本發明要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。本發明針對現有技術中，對ASIC芯片的調試硬件資源開銷大，控制復雜的問題， 提供一種調試系統和方法，使芯片調試占用硬件資源少，實現簡單，易于使用。如圖1所示，本發明的調試系統，包括調試代理設備11和調試目標設備12，其中，所述調試代理設備11和所述調試目標設備12通過單線纜總線13連接，并采用單線傳輸協議進行通訊。本發明的該調試系統的單線傳輸協議是構架在單線纜總線上的，通訊協議簡單， 所以實現時對硬件要求低，實現簡單。進一步的，在上述調試系統中，調試代理設備11向調試目標設備12之間采用單線傳輸協議進行通訊包括以下4個方面
第一實施例調試代理設備11向調試目標設備12發送數據； 第二實施例調試代理設備11接收調試目標設備12的發送數據； 第三實施例調試目標設備12向調試代理設備11發送數據，該種情況與上述第二實施例所述的情況相同；
第四實施例調試目標設備12接收調試代理設備11的發送數據，該種情況與上述第一實施例所述的情況相同；
下面以上述第一實施例和第二實施例為重點介紹本發明的調試系統中調試代理設備 11和調試目標設備12之間的數據通訊。第一實施例調試代理設備11向調試目標設備12發送數據時，所述調試代理設備11包括
第一封裝模塊111，用于將所述調試代理設備11發送至所述調試目標設備12的數據按照所述單線傳輸協議要求的格式進行封裝，生成封裝后的數據；
第一發送模塊112，用于將所述封裝后的數據通過所述單線纜總線發送至所述調試目標設備12 ；
所述調試目標設備12包括
第二接收模塊121，用于通過所述單線纜總線接收所述第一發送模塊112發送的所述封裝后的數據；
第二解析模塊122，用于將所述封裝后的數據解封裝，得到解封裝后的數據，并將所述解封裝后的數據保存至所述調試目標設備的數據緩沖區。具體來講，上述調試代理設備11向調試目標設備12發送數據的具體實現過程包括
如圖2所示，所述按照單線傳輸協議的數據幀由起始位、同步半字節、傳輸字、校驗字節組成；
所述第一發送模塊112進一步用于將所述單線纜總線由空閑狀態轉至起始位狀態即將所述單線纜總線拉低，發送同步半字節數據至所述調試目標設備12 ；并依據所述同步半字節數據中的所述調試代理設備11的發送時鐘，發送傳輸字給所述調試目標設備12 ；并在發送完所述傳輸字后，發送校驗字節給所述調試目標設備12 ；
所述第二接收模塊121進一步用于將所述單線纜總線拉高，接收所述同步半字節數據，并提取出所述調試代理設備11的發送時鐘；并根據所述調試代理設備11的發送時鐘，接收所述傳輸字；并在接收所述傳輸字完畢后，接收所述校驗字節；并依據所述校驗字節對所述傳輸字進行和校驗，如果和校驗正確，則將所述傳輸字發送至所述第二解析模塊 122，使所述第二解析模塊122對所述傳輸字解封裝，并將解封裝后的傳輸字保存在所述調試目標設備的數據緩沖區。第二實施例在上述調試系統中，調試代理設備11接收調試目標設備12發送的數據時(該過程也相當于調試目標設備12向調試代理設備11發送數據的過程)，所述調試目標設備12還包括
第二封裝模塊123，用于將所述調試目標設備12發送至所述調試代理設備11的數據按照所述單線傳輸協議要求的格式進行封裝，生成封裝后的數據；
第二發送模塊124，用于將所述封裝后的數據通過所述單線纜總線發送至所述調試代理設備11 ；
所述調試代理設備11還包括
第一接收模塊113，用于通過所述單線纜總線接收所述第二發送模塊發送的所述封裝后的數據；
第一解析模塊114，用于將所述封裝后的數據解封裝，得到解封裝后的數據，并將所述解封裝后的數據保存至所述調試代理設備的數據緩沖區。具體來講，上述調試代理設備11接收調試目標設備12的發送數據的具體實現過程包括
如圖2所示，所述按照單線傳輸協議的數據幀由起始位、同步半字節、傳輸字和校驗字節組成；
所述第二發送模塊1 進一步用于將所述單線纜總線由空閑狀態轉至起始位狀態即將所述單線纜總線拉低，發送同步半字節數據至所述調試代理設備11，并依據所述調試目標設備12的發送時鐘，發送傳輸字給所述調試代理設備11 ；并在發送完所述傳輸字后，發送校驗字節給所述調試代理設備11 ；
所述第一接收模塊113進一步用于將所述單線纜總線拉高，接收所述同步半字節數據，并提取出所述調試目標設備12的發送時鐘；并根據所述調試目標設備12的發送時鐘，接收所述傳輸字；并在接收所述傳輸字完畢后，接收所述校驗字節；并依據所述校驗字節對所述傳輸字進行和校驗，如果和校驗正確，則將所述傳輸字發送至所述第一解析模塊 114，使所述第一解析模塊114對所述傳輸字解封裝，并將解封裝后的傳輸字保存在所述調試代理設備的數據緩沖區。其中，再如圖1所示，在上述調試代理設備11和調試目標設備12實現的單線通訊架構中，調試代理設備11中的第一封裝模塊111和第一解析模塊114在具體實現時，可以設計在同一協議解析層，該協議解析層既可以按照單線傳輸協議要求的格式對數據進行封裝也可以對數據進行解封裝；同樣調試代理設備11中的第一發送模塊112和第一接收模塊 113在具體實現時，可以設計在同一個位發送接收層，該位發送接收層既可以發送數據也可以接收數據；
同樣的，上述調試目標設備12中的第二封裝模塊123和第二解析模塊122在具體實現時，也可以設計在同一協議解析層，該協議解析層既可以按照單線傳輸協議要求的格式對數據進行封裝也可以對數據進行解封裝；該調試目標設備12中的第二發送模塊IM和第二接收模塊121在具體實現時，可以設計在同一位發送接收層，該位發送接收層既可以發送數據也可以接收數據；上述調試代理設備的數據緩沖區可以是設置在該調試代理設備的協議解析層的數據緩沖區；上述調試目標設備的數據緩沖區也可以是設置在該調試目標設備的協議解析層的數據緩沖區。下面再結合具體的應用實例說明本發明的上述調試系統的具體實現過程
再如圖2所示，上述調試系統中的調試目標設備具體可以是FPGA或者ASIC芯片，圖2 所示的是依照適用于FPGA，ASIC芯片的調試技術單線傳輸協議的數據幀格式圖，該單線傳輸協議的數據幀格式圖中，適用于FPGA，ASIC芯片的單線傳輸協議的數據幀由空閑狀態、 起始位、同步半字節、傳輸字和校驗字節組成，其中所述起始位可以為1位，所述同步半字節數據可以為4位二進制序列，如1010 ；所述傳輸字可以為32位的傳輸字；所述校驗字節可以為8位校驗字節。當調試代理設備11向調試目標設備12發送數據時，調試代理設備11首先把要發送的數據(即傳輸字)放到調試代理設備11的協議解析層的數據緩沖區(具體可以是上述第一封裝模塊的數據緩沖區)，協議解析層按照適用于FPGA或者ASIC等芯片的單線傳輸協議將要發送的數據封裝成協議所要求的格式，然后發送至調試代理設備11的位發送接收層 (具體是第一發送模塊)，由位發送接收層發送到調試目標設備12。具體發送的過程如下
當調試代理設備11向調試目標設備12發送數據時，調試代理設備11通知位發送接收層將總線13由空閑狀態轉至開始位狀態，即拉低總線13 ；緊接著調試代理設備11通知位發送接收層發送同步半字節1010 二進制序列到總線13 上，調試目標設備12依據該調試目標設備12的位發送接收層(具體是第二接收模塊)接收的同步半字節，進行所述調試代理設備11的發送時鐘的提取；
在調試代理設備11發送完同步半字節后，調試目標設備12應該完成接收所述調試代理設備11的發送時鐘的提取工作。調試代理設備11依據其發送時鐘發送32位的傳輸字給調試目標設備12，調試目標設備12依據提取的時鐘進行傳輸字的接收，并將接收到的傳輸字存儲在自己的存儲單元(如可以是調試目標設備的協議解析層的數據緩沖區)內。當32位的傳輸字傳輸完畢后，調試代理設備11開始發送8位校驗字節，調試目標設備12繼續按照提取的所述調試代理設備的發送時鐘，接收調試代理設備11發送的校驗字節。當8位校驗字節發送完畢后，調試代理設備11進入總線空閑狀態；
調試目標設備12根據收到的8位校驗字節進行32位傳輸字的和校驗，如果和校驗正確，則使得接收的傳輸字有效；否則扔掉接收到的傳輸字。在調試代理設備11發送傳輸字的整個過程中，調試目標設備12保持總線的上拉狀態，其中該上拉狀態即為保持接收狀態。下面以具體的例子，通過調試代理設備11發送數據到調試目標設備12的過程，說明如何采用單根線纜作為調試目標設備和調試代理設備的通訊連接使得線路連接和控制簡單，達到有效通訊的目的
例1.假設調試代理設備11要發送0x12345678命令給調試目標設備12，那么 0x12345678命令作為傳輸字，按照適用于FPGA，ASIC等芯片的單線傳輸協議，發送的校驗字節應該是 0xl00-0xl2-0x34-0x56-0x78=0xEC，組成和校驗。發送過程如下
當調試代理設備11向調試目標設備12發送傳輸字0x12345678時，調試代理設備11 通知第一發送模塊將總線13由空閑狀態轉至開始位狀態，即拉低總線13，緊接著調試代理設備11通知第一發送模塊發送同步半字節1010 二進制序列到總線13上，調試目標設備12 依據第二接收模塊接收的同步半字節1010 二進制序列進行時鐘提取(該時鐘即為調試代理設備的發送時鐘)，在調試代理設備11發送完同步半字節1010 二進制序列后，調試目標設備12應該完成時鐘的提取工作。隨后，調試代理設備11依據其發送時鐘發送32位的傳輸字0x12345678傳輸字給調試目標設備12，調試目標設備12依據提取的時鐘進行傳輸字 0x12345678的接收，并將接收到的傳輸字0x12345678存儲在自己的存儲單元內。當32位傳輸字0x12345678傳輸完畢后，調試代理設備11開始發送8位校驗字節OxEC，調試目標設備12繼續按照提取的時鐘接收調試代理設備11發送的校驗字節OxEC。當8位校驗字節OxEC發送完畢后，調試代理設備11進入總線空閑狀態。調試目標設備12根據收到的8 位校驗字節OxEC進行傳輸字0x12345678的和校驗，如果和校驗正確，則使得接收的傳輸字 0x12345678有效。否則扔掉接收到的傳輸字0x12345678。假設接收的傳輸字和校驗字節正好為傳輸字 0x12:345678 和校驗字節 OxEC,那么由于(0xl2+0x34+0x56+0x78+0xEC) %0Xf f=0,所以檢驗正確，接收的數據合法。當調試代理設備11接收調試目標設備12的發送數據時，調試代理設備11首先把總線設置到接收狀態，即拉高總線。接著調試代理設備11的第一接收模塊檢測總線的開始位狀態，一旦檢測到開始位，即刻按照適用于FPGA，ASIC等芯片的單線傳輸協議接收調試目標設備12的發送數據。具體接收的過程如下
當調試代理設備11接收調試目標設備12的發送數據時，調試代理設備11通知第一接收模塊將總線13置為空閑狀態，即拉高總線，緊接著調試代理設備11的第一接收模塊檢測總線13開始位狀態，當檢測到開始位后，調試代理設備的協議解析層開始依照適用于 FPGA，ASIC等芯片的單線傳輸協議通知第一接收模塊接收調試目標設備12發送的同步半字節，接收完同步半字節后，調試代理設備11應該能夠依照同步半字節提取出調試目標設備12的發送時鐘。隨后，調試代理設備11的協議解析層通知第一接收模塊依據提取出的調試目標設備12的發送時鐘，接收該調試目標設備12發送的傳輸字，即發送的32位的傳輸字，第一接收模塊接收完畢后，將該傳輸字存儲在協議解析層的數據緩沖區內。接著協議解析層通知第一接收模塊繼續接收調試目標設備12發送的8位校驗字節，當8位校驗字節全部接收完畢后，調試代理設備11根據收到的8位校驗字節進行32位傳輸字的和校驗，如果和校驗正確，則使得接收的傳輸字有效。否則扔掉接收到的傳輸字。此時調試目標設備 12進入總線空閑狀態。下面以具體的例子，通過調試代理設備接收調試目標設備的發送數據的過程，說明如何采用單根線纜作為調試代理設備和調試目標設備的通訊連接使得線路連接和控制簡單，達到有效通訊的目的
例2.假設調試代理設備11要接收調試目標設備12的發送數據0x12345678，那么數據0x12345678作為調試目標設備12的傳輸字，按照適用于FPGA，ASIC等芯片的單線傳輸協議，調試目標設備12發送的校驗字節應該是0x100-(0x12+0x34+0x56+0x78) %0xFF=0xE C,組成和校驗。調試代理設備11接收調試目標設備12的發送數據的過程如下
當調試代理設備11接收調試目標設備12的發送數據時，調試代理設備11通知第一接收模塊將總線13置為空閑狀態，即拉高總線13，緊接著調試代理設備11的第一接收模塊檢測總線13上的開始位狀態，當檢測到開始位后，調試代理設備11的協議解析層開始依照適用于FPGA，ASIC等芯片的單線傳輸協議通知第一接收模塊接收調試目標設備12發送的同步半字節1010 二進制序列，接收完同步半字節1010 二進制序列后，調試代理設備11應該能夠依照同步半字節1010 二進制序列提取出調試目標設備12的發送時鐘。隨后，調試代理設備11的協議解析層通知第一接收模塊依據提取出的調試目標設備12的發送時鐘，接收該調試目標設備12發送的數據0x12345678，即發送的32位的傳輸字，第一接收模塊接收完畢后，將該傳輸字0x12345678存儲在協議解析層的數據緩沖區內。接著協議解析層通知第一接收模塊繼續接收調試目標設備發送的8位校驗字節OxEC，當8位校驗字節OxEC全部接收完畢后，調試代理設備根據收到的8位校驗字節OxEC進行32位傳輸字0x12345678的和校驗，如果和校驗正確，則使得接收的傳輸字0x12345678有效。否則扔掉接收到的傳輸字。此時調試目標設備進入總線空閑狀態。假設接收的傳輸字為0x12345678，收到的校驗字節位OxEC,那么依據和校驗公式(0xl2+0x34+0x56+0x78+0xEC)%0XfT=0得知此次接收正確，收到的傳輸字0x12345678有效。綜上所述，本發明的上述實施例由于使用了單線傳輸，硬件資源占用少，實現簡單，易用使用。本發明的實施例還提供一種調試方法，應用于包括有調試代理設備和調試目標設備的調試系統，其中所述調試方法包括
所述調試代理設備采用單線傳輸協議和所述調試目標設備進行通訊，其中所述調試代理設備與所述調試目標設備通過單線纜總線連接。其中，所述調試代理設備采用單線傳輸協議和所述調試目標設備進行通訊具體包括
所述調試代理設備將需要發送至所述調試目標設備的數據按照所述單線傳輸協議要求的格式進行封裝，生成封裝后的數據；
所述調試代理設備將所述封裝后的數據通過所述單線纜總線發送至所述調試目標設備；使所述調試目標設備通過所述單線纜總線接收所述調試代理設備發送的所述封裝后的數據，將所述封裝后的數據解封裝，并將所述解封裝后的數據保存至所述調試目標設備的數據緩沖區。具體來講，調試代理設備向調試目標設備發送數據的過程如下
所述按照單線傳輸協議的數據幀由起始位、同步半字節、傳輸字和校驗字節組成； 所述調試代理設備將所述單線纜總線由空閑狀態轉至起始位狀態，并將所述單線纜總線拉低，發送同步半字節數據至所述調試目標設備；并依據所述同步半字節數據中的所述調試代理設備的發送時鐘，發送傳輸字給所述調試目標設備；并在發送完所述傳輸字后，發送校驗字節給所述調試目標設備；
調試目標設備在接收數據時，將所述單線纜總線拉高，接收所述同步半字節數據，并提取出所述調試代理設備的發送時鐘；并根據所述調試代理設備的發送時鐘，接收所述傳輸字；并在接收所述傳輸字完畢后，接收所述校驗字節；并依據所述校驗字節對所述傳輸字進行和校驗，如果和校驗正確，則將所述傳輸字保存在所述調試目標設備的數據緩沖區。另外，所述調試代理設備采用單線傳輸協議和所述調試目標設備進行通訊還包括
所述調試代理設備通過所述單線纜總線接收所述調試目標設備發送的封裝后的數據， 其中所述調試目標設備發送的封裝后的數據是按照所述單線傳輸協議要求的格式進行封裝的；
所述調試代理設備將所述封裝后的數據解封裝，得到解封裝后的數據，并將所述解封裝后的數據保存至所述調試代理設備的數據緩沖區。具體來講，調試目標設備將所述單線纜總線由空閑狀態轉至起始位狀態即將所述單線纜總線拉低，發送同步半字節數據至所述調試代理設備，并依據所述調試目標設備的發送時鐘，發送傳輸字給所述調試代理設備；并在發送完所述傳輸字后，發送校驗字節給所述調試代理設備；
所述調試代理設備將所述單線纜總線拉高，接收所述同步半字節數據，并提取出所述調試目標設備的發送時鐘；并根據所述調試目標設備的發送時鐘，接收所述傳輸字；并在接收所述傳輸字完畢后，接收所述校驗字節；并依據所述校驗字節對所述傳輸字進行和校驗，如果和校驗正確，則將所述傳輸字保存在所述調試代理設備的數據緩沖區。需要說明的是上述系統中的所有實現方式均適用于該方法實施例中，也能達到相同的技術效果，在此不再贅述。 以上所述是本發明的優選實施方式，應當指出，對于本技術領域的普通技術人員來說，在不脫離本發明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護范圍。
權利要求
1.一種調試系統，包括調試代理設備和調試目標設備；其特征在于，所述調試代理設備和所述調試目標設備通過單線纜總線連接，并采用單線傳輸協議進行通訊。
2.根據權利要求1所述的調試系統，其特征在于， 所述調試代理設備包括第一封裝模塊，用于將所述調試代理設備發送至所述調試目標設備的數據按照所述單線傳輸協議要求的格式進行封裝，生成封裝后的數據；第一發送模塊，用于將所述封裝后的數據通過所述單線纜總線發送至所述調試目標設備；所述調試目標設備包括第二接收模塊，用于通過所述單線纜總線接收所述第一發送模塊發送的所述封裝后的數據；第二解析模塊，用于將所述封裝后的數據解封裝，得到解封裝后的數據，并將所述解封裝后的數據保存至所述調試目標設備的數據緩沖區。
3.根據權利要求2所述的調試系統，其特征在于，按照單線傳輸協議的數據幀由起始位、同步半字節、傳輸字和校驗字節組成；所述第一發送模塊進一步用于將所述單線纜總線由空閑狀態轉至起始位狀態，將所述單線纜總線拉低，發送同步半字節數據至所述調試目標設備；并依據所述同步半字節數據中的所述調試代理設備的發送時鐘，發送傳輸字給所述調試目標設備；并在發送完所述傳輸字后，發送校驗字節給所述調試目標設備；所述第二接收模塊進一步用于將所述單線纜總線拉高，接收所述同步半字節數據，并提取出所述調試代理設備的發送時鐘；并根據所述調試代理設備的發送時鐘，接收所述傳輸字；并在接收所述傳輸字完畢后，接收所述校驗字節；并依據所述校驗字節對所述傳輸字進行和校驗，如果和校驗正確，則將所述傳輸字發送至所述第二解析模塊，使所述第二解析模塊對所述傳輸字解封裝，并將解封裝后的傳輸字保存在所述調試目標設備的數據緩沖區。
4.根據權利要求2所述的調試系統，其特征在于， 所述調試目標設備還包括第二封裝模塊，用于將所述調試目標設備發送至所述調試代理設備的數據按照所述單線傳輸協議要求的格式進行封裝，生成封裝后的數據；第二發送模塊，用于將所述封裝后的數據通過所述單線纜總線發送至所述調試代理設備；所述調試代理設備還包括第一接收模塊，用于通過所述單線纜總線接收所述第二發送模塊發送的所述封裝后的數據；第一解析模塊，用于將所述封裝后的數據解封裝，得到解封裝后的數據，并將所述解封裝后的數據保存至所述調試代理設備的數據緩沖區。
5.根據權利要求4所述的調試系統，其特征在于，按照單線傳輸協議的數據幀由起始位、同步半字節、傳輸字和校驗字節組成；所述第二發送模塊進一步用于將所述單線纜總線由空閑狀態轉至起始位狀態，將所述單線纜總線拉低，發送同步半字節數據至所述調試代理設備，并依據所述調試目標設備的發送時鐘，發送傳輸字給所述調試代理設備；并在發送完所述傳輸字后，發送校驗字節給所述調試代理設備；所述第一接收模塊進一步用于將所述單線纜總線拉高，接收所述同步半字節數據，并提取出所述調試目標設備的發送時鐘；并根據所述調試目標設備的發送時鐘，接收所述傳輸字；并在接收所述傳輸字完畢后，接收所述校驗字節；并依據所述校驗字節對所述傳輸字進行和校驗，如果和校驗正確，則將所述傳輸字發送至所述第一解析模塊，使所述第一解析模塊對所述傳輸字解封裝，并將解封裝后的傳輸字保存在所述調試代理設備的數據緩沖區。
6.根據權利要求3或5所述的調試系統，其特征在于，所述同步半字節數據為4位二進制序列；所述傳輸字為32位的傳輸字；所述校驗字節為8位校驗字節。
7.根據權利要求1所述的調試系統，其特征在于，所述調試目標設備為ASIC芯片或者 FPGA芯片。
8.—種調試方法，應用于包括有調試代理設備和調試目標設備的調試系統，其特征在于，所述調試方法包括所述調試代理設備采用單線傳輸協議和所述調試目標設備進行通訊，其中所述調試代理設備與所述調試目標設備通過單線纜總線連接。
9.根據權利要求8所述的調試方法，其特征在于，所述調試代理設備采用單線傳輸協議和所述調試目標設備進行通訊包括所述調試代理設備將需要發送至所述調試目標設備的數據按照所述單線傳輸協議要求的格式進行封裝，生成封裝后的數據；所述調試代理設備將所述封裝后的數據通過所述單線纜總線發送至所述調試目標設備；使所述調試目標設備通過所述單線纜總線接收所述封裝后的數據，并將所述封裝后的數據解封裝，并將所述解封裝后的數據保存至所述調試目標設備的數據緩沖區。
10.根據權利要求8或9所述調試方法，其特征在于，所述調試代理設備采用單線傳輸協議和所述調試目標設備進行通訊，還包括所述調試代理設備通過所述單線纜總線接收所述調試目標設備發送的封裝后的數據， 其中所述調試目標設備發送的封裝后的數據是按照所述單線傳輸協議要求的格式進行封裝的；所述調試代理設備將所述封裝后的數據解封裝，得到解封裝后的數據，并將所述解封裝后的數據保存至所述調試代理設備的數據緩沖區。
全文摘要
本發明提供一種調試系統和方法，其中調試系統，包括調試代理設備和調試目標設備；其中，所述調試代理設備和所述調試目標設備通過單線纜總線連接，并采用單線傳輸協議進行通訊。本發明的方案使芯片調試占用硬件資源少，實現簡單，易于使用。
文檔編號H04L12/26GK102571472SQ201010607218
公開日2012年7月11日 申請日期2010年12月27日 優先權日2010年12月27日
發明者李陸軍 申請人:北京國睿中數科技股份有限公司