專利名稱：基于vc-tcxo陣列和頻率綜合芯片的寬帶射頻發生電路的制作方法
技術領域：
本發明涉及一種基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發生電路的設計與實現。
背景技術：
在現代通訊系統中，對通信設備的頻率穩定度和準確度都有很高的要求。射頻信號發生器是系統設計與調試過程中不可或缺的關鍵儀器。最初的射頻信號發生器是利用一個或者多個高穩定度的晶體振蕩器，經過倍頻、 分頻和混頻等操作，產生一系列離散的輸出信號。該方案信號穩定度高，頻率變換速度快， 但調試困難，雜散不易控制，輸出分辨率低。隨著鎖相環技術的不斷發展，新一代的射頻信號發生器被廣泛使用。該方案使用負反饋原理，在單一確定參考源的作用下，產生所需的各種頻率分量，大大降低了設計難度，并提高了輸出信號的頻率范圍。然而，目前采用鎖相環方案的射頻信號發生器其輸出頻率分辨率仍然受到限制。直接數字頻率合成技術的出現，使高分辨率的信號發生電路的設計成為可能。但其輸出雜散比較嚴重，且輸出頻率較低，目前尚未用于載波信號的生成。
發明內容
本發明目的在于提供一種高輸出頻率分辨率、寬帶的基于VC-TQCO陣列和頻率綜合芯片的射頻發生電路。為實現上述目的，本發明采用的技術方案是其基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發生電路包括VC-TQCO陣列、頻率綜合芯片、調制器、直接數字頻率合成器、 功率控制器和數字處理器；所述數字處理器與所述VC-TCXO陣列的控制端、頻率綜合芯片的控制端、功率控制器的控制端和直接數字頻率合成器的輸入端分別連接，所述VC-TCXO 陣列的輸出端與頻率綜合芯片的參考輸入端連接，頻率綜合芯片的輸出端與調制器的載波輸入端連接，直接數字頻率合成器的I/Q基帶輸出端與調制器的I/Q基帶輸入端連接，調制器的輸出端與功率控制器的信號輸入端連接。進一步地，本發明所述調制器采用正交調制架構。進一步地，本發明所述功率控制器采用自動功率控制架構。與現有技術相比，本發明具有的有益效果是該電路具有輸出頻率范圍寬，頻率分辨率高，噪聲系數低和雜散性能良好等優點。
圖1是本發明的結構示意框圖； 圖2是頻率綜合芯片的原理框圖。圖3是直接數字頻率合成器的原理框圖。
3
圖4是調制器的原理框圖。圖5是功率控制器的原理框圖。
具體實施例方式以下結合附圖和具體實施方式
進一步闡述本發明。圖1所示為本發明的結構示意框圖，該基于VC-TQCO陣列和頻率綜合芯片的寬帶射頻發生電路主要包括=VC-TCXO陣列、頻率綜合芯片、調制器、直接數字頻率合成器、功率控制器和數字處理器。其中，數字處理器與VC-TCXO陣列的控制端、頻率綜合芯片的控制端和功率控制器的控制端以及直接數字頻率合成器的輸入端分別連接，VC-TCXO陣列的輸出端與頻率綜合芯片的參考輸入端連接，頻率綜合芯片的輸出端與調制器的載波輸入端連接，直接數字頻率合成器的I/Q基帶輸出端與調制器的I/Q基帶輸入端連接，調制器的輸出端與功率控制器的信號輸入端連接。本發明中，VC-TCXO陣列可選用DSB321SDA或DSA221SDA系列的溫度補償晶體振蕩器。頻率綜合芯片可使用商用鎖相環芯片搭建，其原理框圖如圖2所示。頻率綜合芯片可選用商用鎖相環芯片，例如Analog Device公司的ADF4350，該芯片為集成壓控振蕩器的寬帶頻率合成器芯片，其輸出頻率范圍為137. 5MHz到4400MHz。直接數字頻率合成器原理框圖如圖3所示，可使用FPGA和存儲器實現，或者使用商用直接數字頻率合成芯片，如Analog Device公司生產的AD9834。功率控制器一般采用自動功率控制架構，其原理框圖如圖5所示。數字處理器可使用基于微處理器、DSP或FPGA的嵌入式處理系統實現。如圖2所示，頻率綜合芯片采用鎖相環架構，其數字輸入端接數字處理器，其參考輸入端接VC-TCXO陣列，載波輸出端接調制器的載波輸入端。分頻器對壓控振蕩器的輸出進行N分頻操作；鑒相器對分頻后的信號和參考輸入進行比較，其比較結果經過環路濾波器后，又作用于壓控振蕩器。在負反饋機制的作用下，載波信號最終鎖定到參考輸入頻率的 N倍上。當頻率綜合芯片的輸出分辨率達到輸出要求時，數字處理器通過修改其頻率寄存器里的內容，修改分頻器的分頻比N，達到改變輸出頻率的目的；在頻率綜合芯片本身的輸出分辨率無法達到輸出要求時，則通過修改其參考輸入來達到改變輸出頻率的目的。如圖3所示，直接數字頻率合成器的數字輸入接數字處理器，I/Q基帶輸出接調制器的I/Q基帶輸入。在參考源提供的時鐘作用下，相位累加器不斷地根據頻率寄存器內的數值更新輸出；之后以其輸出作為地址來訪問正弦查找表和余弦查找表，并將該地址內的數據送往數模轉換器；數模轉化器則根據其輸入生成所需的I/Q基帶信號。數字處理器通過修改其頻率寄存器，來控制直接數字頻率合成的輸出頻率。如圖4所示，調制器采用正交調制架構，其載波輸入接頻率綜合芯片的載波輸出， I/Q基帶輸入接直接數字頻率合成器的I/Q基帶輸出。輸入的載波按功率等分成兩路；其中一路經過90度相移后，與I路基帶輸入進行混頻操作；另外一路直接與Q路基帶輸入進行混頻操作；混頻后的結果又被合成為一路，作為調制輸出。如圖5所示，功率控制器采用自動功率控制架構，其數字輸入接數字處理器，信號輸入接調制器的調制輸出。功率調節先將輸入信號調節為標準最大輸出功率附近；功率檢測用于對功率調節的輸出進行采樣；該采樣結果經過驅動器放大后，與標準的最大輸出功率進行比較；功率調節再根據比較結果，不斷的微調其輸出功率，直到該功率與標準的最大輸出功率相等為止；數字處理器通過控制輸出衰減器，調節輸出信號的功率。
本發明寬帶射頻信號發生電路的工作原理如下
在數字處理器的控制下，VC-TCXO陣列給頻率綜合芯片提供IOMHz參考信號。數字處理器通過寫入頻率綜合芯片的頻率寄存器，來控制輸出載波信號的頻率。當頻率綜合芯片的輸出頻率分辨率達到輸出要求時，通過修改頻率綜合芯片的頻率寄存器，來修改載波頻率。當頻率綜合芯片的輸出頻率分辨率無法達到輸出要求時，數字處理器通過微調VC-TCXO 陣列輸出的方式，來修改載波頻率，這使得本發明寬帶射頻發生電路的輸出頻率的分辨率得到提高。同時由于本發明寬帶射頻發生電路中的頻率綜合芯片采用鎖相環架構，使得本發明所輸出的頻率具有噪聲系數低和雜散性能好的優點。當需要對輸出信號進行調制操作時，數字處理器控制直接數字頻率合成芯片輸出所需的基帶信號，調制器完成基帶信號對載波信號的調制操作。在數字處理器的控制下，功率控制器來調節輸出信號的功率。
權利要求
1.一種基于VC-TQCO陣列和頻率綜合芯片的寬帶射頻發生電路，其特征在于包括 VC-TCXO陣列、頻率綜合芯片、調制器、直接數字頻率合成器、功率控制器和數字處理器；所述數字處理器與所述VC-TQCO陣列的控制端、頻率綜合芯片的控制端、功率控制器的控制端和直接數字頻率合成器的輸入端分別連接，所述VC-TQCO陣列的輸出端與頻率綜合芯片的參考輸入端連接，頻率綜合芯片的輸出端與調制器的載波輸入端連接，直接數字頻率合成器的I/Q基帶輸出端與調制器的I/Q基帶輸入端連接，調制器的輸出端與功率控制器的信號輸入端連接。
2.根據權利要求1所述的一種基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發生電路，其特征在于所述調制器采用正交調制架構。
3.根據權利要求1或2所述的一種基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發生電路，其特征在于所述功率控制器采用自動功率控制架構。
全文摘要
本發明公開了一種基于VC-TCXO陣列和頻率綜合芯片的寬帶射頻發生電路，包括VC-TCXO陣列、頻率綜合芯片、調制器、直接數字頻率合成器、功率控制器和數字處理器；所述數字處理器與所述VC-TCXO陣列的控制端、頻率綜合芯片的控制端、功率控制器的控制端和直接數字頻率合成器的輸入端分別連接，所述VC-TCXO陣列的輸出端與頻率綜合芯片的參考輸入端連接，頻率綜合芯片的輸出端與調制器的載波輸入端連接，直接數字頻率合成器的I/Q基帶輸出端與調制器的I/Q基帶輸入端連接，調制器的輸出端與功率控制器的信號輸入端連接。本發明電路具有輸出頻率范圍寬，頻率分辨率高，噪聲系數低和雜散性能良好等優點。
文檔編號H04L27/36GK102158239SQ20101059842
公開日2011年8月17日 申請日期2010年12月21日 優先權日2010年12月21日
發明者冉立新, 牟文秋, 王靜雨, 皇甫江濤 申請人:浙江大學