專利名稱：一種適用于低中頻(lif)或零中頻(zif)工作的信號處理器的制作方法
一種適用于低中頻(LIF)或零中頻(ZIF)工作的信號處理器技術領域
本發明一般涉及射頻(RF)接收機，更具體而言涉及用于RF接收機的信號處理器。
技術背景
射頻(RF)接收機廣泛用于多種應用，諸如電視接收機、蜂窩電話、尋呼機、全球定 位系統(GPQ接收機、電纜調制解調器、無繩電話、衛星無線電接收機等。一種常見類型的 RF接收機是所謂的超外差接收機。超外差接收機將所需的數據載波信號與可調諧振蕩器的 輸出混頻，以產生大致固定中頻(IF)的輸出。然后可對該固定IF信號方便地濾波并下變 頻回到基帶以便進一步處理。因此超外差接收機需要兩個混頻步驟。
通常，某些RF接收機采用標準IF。例如電視接收機將48MHz到870MHz頻段中的 選定信道轉換成44MHz的標準IF。而且在美國，FM收音機通常將從88. IMHz到107. 9MHz 頻帶中的200KHz信道中廣播的FM音頻信號轉換成10. 7MHz的標準中頻。近來，RF接收機 已采用低中頻(LIF)和零中頻(ZIF)體系結構以利用現代數字信號處理器(DSP)的處理能 力。
此外，高質量RF接收機使用自動增益控制(AGC)電路來調整接收機中多個元件的 增益或衰減以調整功率水平。舉例來說，可放大低輸入功率的電視信號以提高信號強度作 進一步處理。在另一個示例中，經濾波信號對于后面的組件可能太強，因此將該經濾波信號 衰減以降低功率水平。在沒有這樣的AGC電路的情況下，接收到的所需信號的質量將被降 低。例如，隨著功率水平降低，電視信號的顯示圖像將變暗，最終將開始顯示電平漸增的背 景噪聲。相反，隨著功率水平升高，顯示圖像將更亮，并由于系統的非線性最終將顯示圖像 偽影，比如所需圖像的背景中的拍頻波或圖像。
地面和有線電視傳輸環境由于阻斷(blocker)的存在使得AGC困難。阻斷是一個 具有明顯信號能量的多余的信道，它的頻率接近所需信道頻率因而難以濾除。因為阻斷不 容易被濾除，所以它能降低所需信道的信號質量。當接收機使用LIF或ZIF體系結構時，濾 除阻斷的不希望有的能量尤其困難，因為電視傳輸系統使用多個間隔緊密的信道。
此外，最強的阻斷將有時在頻率上接近所需信道，在其它時候在頻率上遠離。此 外，阻斷有可能具有比所需信道更大的信號強度，并且信號強度隨時間變化，舉例來說，當 移動的接收機進入隧道或在建筑物的后面時，或諸如飛機的障礙物在發射機和接收機之間 經過時。這些因素使得LIF或ZIF信號處理器中的AGC尤其困難。
因此，需要用于諸如電視接收機之類的應用的新模擬基帶處理器體系結構，這些 新體系結構具有適用于存在強阻斷時的AGC，且適用于LIF和ZIF體系結構。
附圖簡述
通過參照附圖，能更好地理解本發明，而且使本發明的多個特征和優點對本領域 技術人員顯而易見，在附圖中
圖1以框圖的形式示出根據本發明的實施例的集成電路電視接收機；5
圖2以框圖的形式示出適合用作圖1的模擬處理器之一的模擬基帶處理器。
圖3以圖形的形式示出有利于理解在強相鄰信道阻斷存在的情況下圖2的模擬基 帶處理器的操作的一組圖表。
圖4以圖形的形式示出有利于理解在強偏遠信道阻斷存在的情況下圖2的模擬基 帶處理器的操作的一組圖表。
圖5以框圖的形式示出現有技術已知的具有模擬直流(DC)偏移校正的可編程增 益放大器。
圖6以框圖的形式示出根據本發明的另一方面的適合用作圖1的模擬基帶處理器 之一的具有偏移校正的信號處理器。
圖7示出有利于理解校準操作的圖6的模擬基帶處理器的一部分的電路模型。
圖8示出根據本發明的另一實施例的模擬基帶處理器的一部分的電路模型。
在不同附圖中使用相同的附圖標記表示相似或相同的零件。
詳細描述
圖1以框圖的形式示出根據本發明的實施例的集成電路電視接收機100。接收機 100 一般包括低噪聲放大器(LNA) 110、帶通濾波器120、衰減器130、低通濾波器140、混頻 電路150、用于同相(I)路徑的模擬基帶處理器160、用于正交(Q)路徑的模擬基帶處理器 170、解調器180以及控制器190。LNAllO具有用于接收標記為"RFfi5入”的射頻(RF)輸入信 號的輸入、用于接收增益控制信號的控制輸入、以及輸出。雖然圖1描述電視接收機，但它 也可應用于其它RF系統。通常，“射頻”信號表示傳遞有用信息且具有從約3千赫茲(kHz) 到數百吉赫茲(GHZ)的頻率的電信號，且與傳遞此類信號的介質無關。因此RF信號可通過 空氣、自由空間、同軸電纜、光纜等傳輸。跟蹤帶通濾波器120具有連接至LNA 110的輸出的 第一輸入、用于接收調諧信號的第二輸入、以及輸出。衰減器130具有連接至跟蹤帶通濾波 器120的輸出的第一輸入、用于接收衰減控制信號的第二輸入、以及輸出。濾波器140具有 連接至衰減器130的輸出的第一輸入、用于接收截止頻率調節信號的第二輸入、以及輸出。
混頻電路150包括本地振蕩器152和混頻器154。本地振蕩器152具有用于接收 本地振蕩器調諧信號的輸入、用于提供兩個信號的輸出，這兩個信號包括同相混頻信號和 正交混頻信號混頻器巧4具有連接至濾波器140的輸出的第一輸入、連接至本地振蕩器152 的輸出的第二輸入、用于提供標記為“I”的同相中頻IF信號的第一輸出以及用于提供標記 為“Q”的正交IF信號的第二輸出。
模擬基帶處理器160具有連接至混頻器152的輸出以接收信號I的信號輸入、控 制輸入/輸出端子、以及輸出。模擬基帶處理器170具有連接至混頻器152的輸出以接收 信號Q的信號輸入、控制輸入/輸出端子、以及輸出。解調器180具有連接至模擬基帶處理 器160的輸出的第一輸入、連接至模擬基帶處理器170的輸出的第二輸入、以及用于提供標 記為“TV輸‘’的經過解調的基帶電視信號的輸出。
控制器190包括微控制器(MCU) 192和固件194。MCU 190具有連接至模擬基帶處 理器160的控制輸入/輸出端子的第一輸入/輸出端子、連接至模擬處理器170的控制輸入 /輸出端子的第二輸入/輸出端子、以及在它和固件194之間的雙向存儲器接口端子。MCU 192具有用于控制LNA 110、濾波器120、衰減器130、濾波器140、以及本地振蕩器152的輸 出。MCU192還具有對于理解接收機100的相關操作不重要而且未在圖1中示出的其它輸入和輸出。
一般地說，接收機100適合于起適于從包括廣播和有線電視的源接收和解調電視 頻道的電視接收機的作用。MCU 192適于根據由用戶所選擇的頻道并在存儲于固件194內 的程序的控制下控制接收機100中的多種元件。
接收器100將雙濾波器體系結構用于預混頻調諧器。信號RFfi5入在LNAllO中被接 收并在必要時在MCU 192的控制下放大。因此接收器100能向跟蹤帶通濾波器120的輸入 呈現合適電平的信號。跟蹤帶通濾波器120是通過過濾相鄰信道來協助提供對強干擾信號 (或阻斷)的抑制的二階LC濾波器。跟蹤帶通濾波器120的通帶的中心頻率由MCU 192根 據選擇的信道來設置。
衰減器130在MCU 192的控制下起單獨可控的增益元件的作用，以使MCU 192能 恰當地在信號處理路徑的不同部分之間分配增益或衰減。濾波器140在MCU 192的控制下 提供高于混頻信號的三階諧波的附加衰減，以防止來自相鄰信道的不需要的能量被混頻到 通帶中。三階諧波頻率是重要的，因為本地振蕩器IM使用為方波的數字混頻信號，因此該 信號在它的三次諧波上具有較多能量。
混頻器巧4是正交混頻器，它將經過濾波和衰減的RF輸入信號與來自本機振蕩器 152的信號混頻以將選定信道混頻至所需IF。在接收器100中，所需的IF在3到5兆赫茲 (MHz)的范圍中可選，因此接收器100可配置為低IF(LIF)接收機。此外，接收機100還可 被配置為直接下變頻接收機或零IF(ZIF)接收機。在MCU 192的控制下，本地振蕩器152 被調諧到一個頻率，該頻率將選擇的信道混頻為所需IF。接收機100也可配置成與世界上 具有某些不同信道和頻譜特征的多種電視標準兼容。
模擬基帶處理器160和170中的每一個是信號處理器，該信號處理器在MCU 192 的控制下進行信號調整，包括用以通過低于6到9赫茲之間對應于LTF配置的截止頻率以 下的信號的低通濾波以及進一步的增益級。注意如此處所用，信號處理器160和170被認 為是“基帶”，其含義在于它們支持LIF或ZIF。模擬基帶處理器160和170將如此處理后 的模擬信號轉換到數字域，以使解調器180能將它們數字地解調制以提供信號TV_。
圖2以框圖的形式示出適合用作圖1的模擬基帶處理器160或模擬基帶處理器 170的模擬基帶處理器200。模擬基帶處理器200 —般包括低通濾波器210、第一自動增益 控制(AGC)環路220、低通濾波器230、第二 ACG環路M0、低通濾波器250、以及ADC 260 0 低通濾波器210具有用于接收標記為“ IFfi5/'的輸入信號的輸入以及輸出。AGC環路220 具有連接至低通濾波器210的輸出的輸入以及輸出。低通濾波器230具有連接至AGC環路 220的輸出的輸入以及輸出。AGC環路240具有連接至低通濾波器230的輸出的輸入以及 輸出。低通濾波器250具有連接至AGC環路MO的輸出的輸入以及輸出。ADC 260具有連 接至低通濾波器250的輸出的輸入和用于提供標記為“數字輸出”的數字輸出信號的輸出。
AGC環路220包括可編程增益放大器(PGA) 222、峰值檢測器224以及控制器226。 PGA 222具有連接到低通濾波器210的輸出的輸入、控制輸入以及連接到低通濾波器230輸 入的輸出。峰值檢測器2M具有連接至PGA 222的輸出的輸入以及輸出。控制器2 具有 連接至峰值檢測器224的輸出的輸入和連接至PGA 222的控制輸入的輸出。AGC環路240 包括PGA M2、峰值檢測器M4以及控制器M6。PGA 242具有連接到低通濾波器230的輸 出的輸入、控制輸入以及連接到低通濾波器250輸入的輸出。峰值檢測器244具有連接至PGA 242的輸出的輸入以及輸出。控制器246具有連接至峰值檢測器244的輸出的輸入和 連接至PGA 242的控制輸入的輸出。如圖1所示，控制器2 和246在固件194的控制下 由MCU 192實現。
一般而言，模擬基帶處理器200提供濾波以使顯著的信號阻斷衰減，同時有效利 用ADC 260的可用動態范圍。模擬基帶處理器200實現分布式獨立增益控制和分布式濾 波，這樣允許它適應變化的電視接收環境同時避免與常規設計相關的極端積極濾波的需 求。在所示實施例中，模擬基帶處理器200實現分布式五階低通濾波器，使用簡單的無源電 阻器-電容器(RC)濾波器實現兩個極點，且僅有三個極點使用有源元件來實現。具體而言， 低通濾波器210將一階無源RC級與其后的一階有源低通濾波器結合。有源濾波器部分注 入固定量的增益，在構想的實施例中大約為8分貝(dB)。低通濾波器230使用有源雙二次 (雙二階)濾波器以提供兩個附加極點。最后，低通濾波器250使用另一個一階無源RC濾 波器。
在這個實施例中，為適應LIF和ZIF體系結構，分布式低通濾波器的轉角頻率可以 更改到3-9MHz之間以250kHz為步長的點。通過調整實現濾波電容器的數字可調諧電容器 組來設置轉角頻率。在LIF模式，IF可以設置在3MHz與5MHz間的任何頻率。在構想的實 施例中，模擬基帶處理器160和170還包括用于校準與濾波器極點相關的RC時間常數的片 上校準電路。
此外，在此實施例中，各個PGA具有以0. 5分貝(dB)為步長的ISdB的增益范圍， 每個增益步長具有0. 025dB的相對增益精度。
利用獨立AGC環路的分布式濾波和增益控制的優點可在參照附圖3和4時被更好 的理解。圖3以圖形的形式示出有利于理解在強相鄰信道阻斷存在的情況下圖2的模擬基 帶處理器的操作的一組圖表300。為幫助理解，圖2的模擬基帶處理器200也在圖表的下面 再現。圖表300包括6幅圖表310-360。在各個圖表中，橫軸表示以赫茲為單位的頻率，縱 軸表示以伏特為單位的振幅。各個圖表分別示出在圖3所示的模擬基帶處理器200的各個 節點處的所需信號312-362各自的信號電平，以及阻斷314-364各自的信號電平。如圖表 310所示，低通濾波器210輸入處的信號包括所需信號312和阻斷314，它們都具有低于目 標信號電平的振幅。目標信號電平是對應于ADC 260的動態范圍的模擬電平。如圖表320 所示，低通濾波器210使阻斷衰減以使得所需信號322的信號電平更接近阻斷3M的電平。 AGC環路220同時提高所需信號和阻斷的信號電平，直到增益足夠大以將兩個信號中的最 強信號(在這種情況下為阻斷334)提高至目標信號電平。隨后低通濾波器330降低阻斷 的信號電平，如圖3所示，所需信號342的振幅變得高于阻斷344的振幅。AGC環路240提 高所需信號和阻斷二者的信號電平，但現在使用所需信號；342的信號電平來確定增益。最 后低通濾波器250降低阻斷的信號電平同時維持所需信號362的電平，該所需信號362的 電平在ADC 260的輸入處保持在目標電平。因此，在強相鄰阻斷存在下的模擬基帶處理器 200的操作使PGA 222具有低增益以及PGA 242具有高增益。
圖4以圖形的形式示出有利于理解在強偏遠信道阻斷存在的情況下圖2的模擬基 帶處理器200的操作的一組圖表400。如圖3中，圖2的模擬基帶處理器200又一次再現。 圖表400包括6幅圖表410-460。在各個圖表中，橫軸表示以赫茲(Hz)為單位的頻率，縱 軸表示以伏特為單位的振幅。各個圖表分別示出所需信號412-462的信號電平，以及阻斷414-464的信號電平。如圖表410所示，低通濾波器210輸入處的信號包括所需信號412和 阻斷414，這二者都具有低于目標信號電平的振幅。如圖表420所示，低通濾波器210將阻 斷衰減以使得所需信號422的信號電平接近阻斷4M的電平。注意，阻斷4M的削弱相對 較大，因為阻斷的頻率相距更遠。AGC環路220提高所需信號和阻斷二者的信號電平，直到 增益足夠大以將兩個信號中的最強信號(在這種情況下為所需信號43 提高至目標電平。 在圖4的示例中，所需信號具有的振幅遠小于目標電平，因此AGC環路220將PGA 222的增 益設置為高增益。隨后低通濾波器230降低阻斷的信號電平。AGC環路240被配置成提高 所需信號和阻斷二者的信號電平，但如圖4中所示，所需信號已具達到所需電平的振幅，因 此AGC環路240將PGA 242的增益設置為1。最后低通濾波器250進一步降低阻斷的信號 電平，同時維持所需信號462的電平，該所需信號462的電平在ADC 260的輸入處保持在目 標電平。因此，在強偏遠阻斷存在下的模擬基帶處理器200的操作使PGA 222具有高增益 以及PGA 242具有零增益。
因此，通過使用利用獨立AGC環路的分布式濾波，模擬基帶處理器200利用ADC 260的全動態范圍，同時將可以是鄰近信道或偏遠信道的強帶外阻斷衰減。傳統的電視接收 機不包括基帶ADC并且往往具有高達八階的積極基帶濾波器。通過在濾波器間分布AGC環 路，以及執行附加濾波和數字下變頻，模擬基帶處理器200因此更簡單并且比傳統設計更便宜。
因此從圖3和圖4中示出的實施例可以看出，即使兩個AGC環路獨立地工作，它們 看起來協作以實現針對不同類型的阻斷的適當增益設置。在一個替換的實施例中，環路可 以提供“接管”選項。利用這個選項，AGC環路獨立地工作，除非一個AGC環路由于達到最 小或最大增益而用盡它的增益范圍。一旦一個AGC用盡它的增益范圍，它發信號通知另一 AGC環路，然后另一 AGC環路可基于模擬基帶鏈中其它點處的電平設置它的增益。
雖然模擬基帶處理器200的設計是穩健的，它也簡單而有效地校正由實際電路元 件的非理想特性引入的電壓偏移。圖5以框圖的形式示出現有技術已知的具有模擬直流 (DC)偏移校正的可編程增益放大器(PGA) 500。PGA 500包括放大器510、DC偏移校正電路 (DCOC) 520以及累加器件530。放大器510具有輸入和用于提供標記為“Vf_”的輸出信號 的輸出。DCOC 520包括運算放大器522、電阻器524、電容器526以及放大器528。運算放大 器522具有反相輸入、接地的同相輸入以及輸出。電阻器5M具有連接至PGA 510的輸出 端子的第一端子和連接至運算放大器522的反相輸入的第二端子。電容器5 具有連接到 運算放大器522的反相輸入的第一端子和連接到運算放大器522的輸出端子的第二端子。 放大器5 具有連接至運算放大器522的輸出端子的輸入以及輸出端子。累加器件530具 有用于接收標記為"Vfi5入”的輸入電壓的第一輸入端子、連接到放大器528的輸出的第二輸 入以及連接到PGA 510的輸入的輸出。
PGA 500通過在圍繞PGA 510的閉合環路中放置由運算放大器522、電阻器524以 及電容器5 形成的有源低通濾波器520實現DC偏移校正。在反饋路徑中放置低通濾波 器520產生使DC偏移電壓衰減的整體高通響應。然而，當在基帶體系結構尤其是ZIF中使 用PGA 500時，PGA 500濾去一些低頻內容，從而使所需信號失真。此外，為了使高通濾波 器的轉角頻率盡可能低，這個類型的DCOC拓撲需要大的濾波電容器。除消耗大量的集成電 路面積之外，較大的電容器也增加增益變化后的穩定時間。因此，需要克服這些問題的新的偏移校正技術。
圖6以框圖形式示出根據本發明的另一方面的適合用作圖1的基帶處理器160或 基帶處理器170的具有偏移校正的模擬基帶處理器600。模擬基帶處理器600 —般包括低 通濾波器610、第一 AGC環路620、低通濾波器630、第二 AGC環路640、低通濾波器650以及 ADC 660。低通濾波器610具有用于接收輸入信號IF·的輸入以及輸出。AGC環路620具 有輸入和輸出。低通濾波器630具有連接至AGC環路620的輸出的輸入以及輸出。AGC環 路640具有輸入和輸出。低通濾波器650具有連接至AGC環路640的輸出的輸入以及輸出。 ADC 660具有連接至低通濾波器650的輸出的輸入和用于提供數字輸出信號的輸出。
AGC環路620包括PGA 622、峰值檢測器624以及使用控制器190實現的控制器。 PGA 622具有輸入、從MCU 192接收到的控制輸入、以及連接至低通濾波器630的輸入的輸 出。峰值檢測器6M具有連接至PGA 622的輸出的輸入，以及提供到MCU 192的輸出。AGC 環路640包括PGA 622、峰值檢測器644以及使用控制器190實現的控制器。PGA 642具有 輸入、從MCU 192接收到的控制輸入、以及連接至低通濾波器650的輸入的輸出。峰值檢測 器644具有連接至PGA 642的輸出的輸入，以及提供到MCU 192的輸出。
模擬基帶處理器600也包括DCOC電路670和680。DCOC電路670包括數模轉換 器(DAC) 672和累加器件674。DAC 672具有用于從MCU 192接收5位的偏移校正字的輸入 以及輸出。累加器件674具有連接至低通濾波器610的輸出的第一輸入、連接至DAC 672 的輸出的第二輸入以及連接至PGA 622的輸入的輸出。DCOC電路680包括DAC 682和累加 器件684。DAC 682具有用于從MCU 192接收5位的偏移校正字的輸入以及輸出。累加器 件684具有連接至低通濾波器630的輸出的第一輸入、連接至DAC 682的輸出的第二輸入、 以及連接至PGA 642的輸入的輸出。
DCOC電路670和680克服圖5的DCOC電路500的缺點它們使用低分辨率(所 示示例中為5位)DAC,相比于圖5中所示的反饋DCOC濾波器，這些低分辨率DAC面積較小， 而且不衰減所需信號的低頻內容。此外，相比于圖5的DCOC電路500，它們穩定起來更快。 各個PGA具有專門的偏移校正允許更好的利用ADC 660的可用動態范圍。
現將圖1和6 —起考慮，控制器190在加電時利用可用電路確定偏移校正字。固 件194控制ADC 660來測量低通濾波器650的輸出處的電壓，如將在以下更完整描述的那 樣。固件194使MCU 192測量并存儲在不同增益設置下的偏移值。然后，在操作期間，無論 何時只要進行增益改變，適當的增益值就會從存儲器中被取回并用于確定準確的偏移值。
校準過程通常如下。控制器190將忭肖入接地并將PGA 622和PGA 642的設置改 變為三個不同組合。在三個不同增益組合下測量低通濾波器650的輸出，控制器190定義 具有三個變量的三個方程式，這些變量可以采用傳統的代數替換求解。此外，通過精心選擇 要二元關聯的增益值，可以大大簡化計算。下文將詳細描述這些操作。
PGA 622的輸入處被記為“VQS1”的偏移量包括混頻器150的本地振蕩器的泄漏、低 通濾波器610中的第二有源低通濾波器的輸出偏移量、以及PGA 622自身的輸入相關偏移 電壓。PGA 642的輸入處被記為“VQS2”的偏移量包括形成低通濾波器630的有源雙二次濾 波器的輸出偏移量以及PGA642自身的輸入相關偏移電壓。低通濾波器650的輸出處的被 記為“U’的偏移量僅包括ADC 660的輸入相關偏移電壓。
通過三個偏移量經歷多少增益級可理解這三個偏移量。Vffil被PGA622和PGA 642放大；Vqs2僅被PGA 642放大；以及Vqs3未經歷任何放大。因此，模擬基帶鏈的被記為Vqss^ 的輸出相關偏移電壓由下式給出
Vos 輸出=GpgaiGpga2 V0S1+GpGA2V0S2+V0S3[1]
其中，(}reA1表示PGA 622的增益，Gpga2表示PGA 642的增益。
方程[1]包括三個未知量，即等效偏移電壓。控制器190控制模擬基帶鏈600中 的多個元件，以改變增益設置，然后進行三次必要的測量。表1示出一般情況下的測量
表1:
權利要求
1.用于射頻(RF)接收機的信號處理器，包括第一信號處理元件，所述第一信號處理元件具有用于接收輸入信號的輸入，以及輸出；第一自動增益控制(AGC)環路，所述第一自動增益控制(AGC)環路具有耦合到所述第 一信號處理元件的所述輸出的輸入，以及輸出；第二信號處理元件，所述第二信號處理元件具有耦合到所述第一 AGC環路的所述輸出 的輸入，以及輸出；以及第二 AGC環路，所述第二 AGC環路具有耦合到所述第二信號處理元件的所述輸出的輸 入，以及輸出；其中所述第一 AGC環路和所述第二 AGC環路是互相獨立的。
2.如權利要求1所述的信號處理器，其特征在于，所述第一和第二AGC環路的每一個包括可編程增益放大器，所述可編程增益放大器具有形成相應AGC環路的輸入的輸入、控 制輸入以及輸出；峰值檢測器，所述峰值檢測器具有耦合至所述可編程增益放大器的所述輸出的輸入， 以及輸出；以及控制器，所述控制器具有耦合到所述峰值檢測器的所述輸出的輸入，以及耦合到所述 可編程增益放大器的所述控制輸入的輸出。
3.如權利要求2所述的信號處理器，其特征在于，還包括微控制器，所述微控制器具有耦合到所述峰值檢測器的所述輸出的輸入，以及耦合到 所述可編程增益放大器的所述控制輸入的輸出；以及固件，所述固件耦合到所述微控制器，且可用于使所述微控制器實現所述第一和第二 AGC環路的每一個的所述控制器。
4.如權利要求1所述的信號處理器，其特征在于，所述第一和第二信號處理元件中的 每一個包括低通濾波器。
5.如權利要求4所述的信號處理器，其特征在于，進一步包括耦合到所述第二AGC環路 的所述輸出的附加低通濾波器。
6.如權利要求5所述的信號處理器，其特征在于，進一步包括模數轉換器(ADC)，所述 模數轉換器具有耦合到所述附加低通濾波器的輸出的輸入，以及用于提供數字輸出信號的 輸出。
7.如權利要求1所述的信號處理器，其特征在于，所述輸入信號被表征為具有以低中 頻(LIF)或零中頻(ZIF)中的所選一個為中心的頻譜。
8.一種用于射頻(RF)接收機的信號處理器，包括多個分布式信號處理元件，其中所述多個分布式信號處理元件中的第一個元件接收輸 入信號，并且所述多個分布式信號處理元件中的最后一個元件提供輸出信號；多個增益元件，所述多個增益元件散布在所述多個分布式信號處理元件中的成對元件 之間，并且同樣多個峰值檢測器耦合到所述多個增益元件中相應的增益元件的輸出；以及自動增益控制器，所述自動增益控制器具有耦合到所述同樣多個峰值檢測器中的每一 個的輸出的輸入，以及耦合到所述多個增益元件中的每一個的輸出，其中所述自動增益控制器獨立控制所述多個增益元件中的每一個，以形成同樣多個獨立的自動增益控制(AGC) 環路。
9.如權利要求8所述的信號處理器，其特征在于，所述自動增益控制器包括微控制器，所述微控制器具有耦合到所述同樣多個峰值檢測器的所述輸出的輸入，以 及耦合到所述多個增益元件的控制輸入的輸出；以及固件，所述固件耦合到所述微控制器，且可用于使所述微控制器實現所述同樣多個獨 立AGC環路。
10.如權利要求8所述的信號處理器，其特征在于，相比所述同樣多個獨立AGC環路中 的第一個環路，所述自動增益控制器更快地操作所述同樣多個獨立AGC環路中的第二個環路。
11.如權利要求10所述的信號處理器，其特征在于，相比于所述同樣多個獨立AGC環路 中的所述第一個環路，所述同樣多個獨立AGC環路中的所述第二個環路在模擬信號處理鏈 中更靠后的點處。
12.一種用于射頻(RF)接收機的信號處理器，包括第一數模轉換器，所述第一數模轉換器具有用于接收第一偏移校正字的輸入，以及輸出；第一累加器件，所述第一累加器件具有接收輸入信號的第一輸入、耦合到所述第一數 模轉換器的所述輸出的第二輸入以及輸出；第一可編程增益放大器，所述第一可編程增益放大器具有耦合到所述第一累加器件的 所述輸出的輸入、控制輸入以及輸出；以及控制器，所述控制器具有耦合到所述第一數模轉換器的所述輸入的第一輸出，用于提 供所述第一偏移校正字以校正由所述第一可編程增益放大器引入的第一偏移量。
13.如權利要求12所述的信號處理器，其特征在于，還包括第二數模轉換器，所述第二數模轉換器具有用于接收第二偏移校正字的輸入以及輸出；第二累加器件，所述第二累加器件具有通過至少一個信號處理元件耦合到所述第一可 編程增益放大器的所述輸出的第一輸入、耦合到所述第二數模轉換器的所述輸出的第二輸 入以及輸出；以及第二可編程增益放大器，所述第二可編程增益放大器具有耦合到所述第二累加器件的 所述輸出的輸入、控制輸入以及輸出；所述控制器具有耦合到所述第二數模轉換器的所述輸入的第二輸出，用于提供所述第 二偏移校正字以校正由所述第二可編程增益放大器引入的第二偏移量。
14.如權利要求13所述的信號處理器，其特征在于，所述第二累加器件的所述第一輸 入通過至少一個有源信號處理元件耦合到所述第一可編程增益放大器的所述輸出，以及所 述控制器提供所述第二偏移校正字以校正所述第二偏移量和由所述至少一個有源信號處 理元件引入的第三偏移量。
15.如權利要求13所述的信號處理器，其特征在于，還包括模數轉換器，所述模數轉換器具有耦合到所述第二可編程增益放大器的所述輸出的輸 入，以及用于提供數字輸出信號的輸出。
16.如權利要求15所述的信號處理器，其特征在于所述控制器通過針對所述第一和第二可編程增益放大器的三種不同增益組合測量所 述第一和第二累加器件的所述輸出和所述模數轉換器的所述輸入來確定所述第一和第二 偏移量以及最終偏移量。
17.如權利要求16所述的信號處理器，其特征在于，所述控制器還通過利用代數替換 計算具有三個變量的三個方程式來確定所述第一和第二偏移量以及所述最終偏移量。
18.如權利要求17所述的信號處理器，其特征在于，所述控制器利用二元相關增益量 提供所述三種不同增益組合。
19.如權利要求12所述的信號處理器，其特征在于，所述控制器按與所述第一可編程 增益放大器的偏移電壓成比例地方式改變所述第一偏移校正字。
20.如權利要求12所述的信號處理器，其特征在于，控制器利用第一和第二可變電阻 器設置所述第一可編程增益元件的增益，并響應于所述第一可編程增益放大器的偏移電壓 以及所述第一和第二可變電阻器的值這二者來改變所述第一偏移校正字。
全文摘要
本發明涉及一種適用于低中頻(LIF)或零中頻(ZIF)工作的信號處理器。用于射頻(RF)接收機的信號處理器包括多個分布式信號處理元件，其中第一個元件接收輸入信號，且最后一個元件提供輸出信號。多個增益元件散布在所述多個分布式信號處理元件中的成對元件之間。該信號處理器還包括耦合到所述多個增益元件中的相應的增益元件的輸出的同樣多個峰值檢測器，以及自動增益控制器，該自動增益控制器的輸入耦合到各個峰值檢測器的輸出，且輸出耦合到多個增益元件中的每一個。自動增益控制器獨立地控制多個增益元件中的每一個，以形成同樣多個獨立的自動增益控制(AGC)環路。
文檔編號H04B1/30GK102035560SQ20101050587
公開日2011年4月27日 申請日期2010年9月29日 優先權日2009年9月30日
發明者A·L·科班, A·皮奧瓦卡里, J·T·考, R·霍伊尼-普爾法德 申請人:硅實驗室股份有限公司