專利名稱：全數字欠采樣脈沖式超寬帶接收機的制作方法
技術領域：
本發明屬于超寬帶無線通信電子技術領域，具體涉及高速的脈沖式超寬帶接收 機。
背景技術：
脈沖式超寬帶(impulseradioultrawideband，IR-UWB)無線通信系統直接發射寬 度為納秒或亞納秒級的脈沖，采用極低的發射功率，功率譜密度不超過-41.3dBm/MHz，具有 超寬帶、低截獲率/低偵察率、抗多徑、穿透力強、邏輯結構簡單等優點。采用極窄脈沖作為 信息載體，無需載波和調制信號，使得發射機電路結構簡單；但多徑是IR-UWB信道的特點 之一，多徑是接收機設計的難點，使得接收機電路較為復雜。目前為止IR-UWB還沒有一個 統一的標準，使得設計具有極大的空間。IR-UWB接收機系統的設計是超寬帶系統的關鍵，早 期的IR-UWB 接收機采用的結構都是基于Rake接收機原理，在接收端采用多支路收集信號 的多徑，都是基于射頻和模擬前端來處理信號的。比較成熟的接收機系統方案采用匹配濾 波器將接收的射頻信號進行相關處理，接著由后面的模擬基帶或數字基帶處理，這樣做可 以降低基帶處理的工作頻率，但采用匹配濾波器相關的結構，接收機中亞納秒級脈沖模板 的設計和多徑支路加大了電路的復雜性，同時實現窄脈沖的同步也是一個難點。采用傳輸 參考波(TransmittedReference)方法，不需要產生相關所需的本地脈沖，但其缺點在于傳 輸的參考波，自身經空間傳輸受到噪聲和失真污染，將其作為匹配濾波器模板進行相關操 作，惡化了誤碼率；同時對于亞納秒級的窄脈沖，在電路上實現精確延時比較困難。采用能 量檢測的方法，即自相關，這種結構簡單，自相關受自身噪聲和失真等干擾較大，誤碼率較 差。目前的全數字結構接收機將接收信號頻譜劃分成多個頻率帶分段處理，采用多個濾波 器和ADC電路實現，功耗較大，此方案在電路實現上較復雜，特別是高頻、窄帶的帶通濾波 器在目前的芯片電路中較難實現。采用以上方法實現的接收機，其性能受到自身結構的限 制，一般限制應用于較低速的定位、探測和監測等低速傳輸無線通信領域。
發明內容
針對當前脈沖式超寬帶接收機存在的問題，本發明提出一種全數字、欠采樣的接 收機，以實現高速的短距離無線通信，采用全數字結構和欠采樣的方法，以降低復雜度和成 本，并增強靈活性和可行性。本發明提出的脈沖式超寬帶接收機，采用全數字結構，其系統結構如圖1所示， 由片外帶通濾波器(BPF1)、低噪聲放大器(LNA)、可變增益放大器(VGA)、片內帶通濾波 器(BPF2)、模數轉換器(ADC)、后端數字處理模塊、功率檢測器(PowerDetector)、控制器 (Controller)組成；前端由天線直接接收射頻信號，進入片外帶通濾波器(BPFl)濾波，然 后依次經低噪聲放大器(LNA)和可變增益放大器(VGA)兩級放大，再由片內帶通濾波器 (BPF2)濾波，由模數轉換器(ADC)采樣，將模擬信號量化為數字信號，并輸入后端數字處理 模塊(digitalbackend)；同時由功率檢測器(Powerdetector)檢測可變增益放大器(VGA)輸出信號的均方根(RMS)，將結果輸入數字處理模塊(digitalbackend)，數字處理模塊 (digitalbackend)經過處理，通過輸出反饋信號來控制可變增益放大器(VGA)放大倍數； 數字處理模塊(digitalbackend)按照操作順序恢復數據的算法，依次進行信道估計、同 步、數據檢測。即首先進行信道估計，然后利用信道估計同時完成信號的粗同步和精同步， 最后產生信道模板開始數據檢測。本發明所述的接收機，其物理層幀采用全“1”的訓練碼和數據流組成；其中訓練 碼脈沖發送周期大于信道沖激響應的時間長度，數據脈動沖發送頻率超過百兆的速度。本發明所述的接收機，全數字結構的射頻前端至少包括低噪聲放大器LNA、可變增 益放大器VGA、模數轉換器ADC，且依次連接。本發明所述的接收機，其數字處理模塊以一個脈沖發送周期內采樣量化的數據為 一組，所有數據處理都是基于數據組并行處理，大大降低數字處理模塊(digitalbackend) 的工作頻率。 本發明所述的接收機，其先進行信道估計，利用信道估計結果實現符號的粗同步， 即找到幀頭，再實現符號的精同步，即找到第一個脈沖到達位置；最后計算估計值和接收值 的方差，比較大小來判定，恢復數據，作為數據檢測算法。本發明所述的接收機中，信道估計算法以一個訓練碼脈沖發送周期內模數轉換 器ADC采樣量化值為一組數據，發送N個訓練碼，則連續求M個出N組數據的平均值，找出 M個平均值中的最大值作為信道估計結果。本發明所述的接收機中，同步算法信道估計中采用N組數據計算平均值，當找到 最大的信道估計結果時，此時的第一個脈沖周期即為物理層的幀頭。利用信道估計最大值， 找出最大值這組數據中能量最集中的一部分，其第一個值即為幀的第一個脈沖位置。本發明所述的接收機中，檢測算法利用信道估計結果，產生信道模板；考慮發送 數據的兩種情況，利用信道估計結果產生的模板，加入發送數據之間的碼間干擾，分別估算 兩種情況的接收信號的大小，將其與實際接收到的信號大小作比較，計算方差大小，方差小 的作為最后數據判定結果。本發明所述的接收機，其芯片是基于CMOS工藝的。下面詳細敘述發明具體內容 (一)幀結構設計
圖3所示中間層表示數據幀的結構，由訓練碼和數據組成；底層表示時域上訓練碼和 數據的關系，仏為訓練碼發送周期，η( 為數據發送周期，其中訓練碼發送碼間無干擾，數據 發送碼間有干擾。頂層表示數據模塊的操作步驟，按順序依次信道估計、幀同步符號粗同 步、符號精同步、數據檢測。在接收機數字處理模塊中，先進行信道估計，然后利用信道估計 結果進行幀同步、符號粗同步和精同步，結合信道估計模板進行數據檢測。為了簡化信道估計，忽略碼間干擾，采用IUTht >、丨時間周期發送M個訓練碼 來進行信道估計，G時間內集中信道沖激響應80% 90%的能量；采用上百兆以上的數據 發送周期Tm，數據間必須考慮碼間干擾。采用直接序列發送，幀訓練碼序列采用全” 1” (或”-1”)，為了消除頻譜圖中的功率峰值譜的出現，發送的數據采用{ΡΛ1序列編碼 {《} => {PN； - Ο,ΛΥ,.為偽隨機二進制序列編碼。
(二)發送端的傳輸脈沖信號模型
脈沖式超寬帶收發系統中傳輸信號采用無載波信號傳送方式，直接將基帶信號轉成亞
納秒級的極窄脈沖進行發射，發射脈沖為高斯脈沖二階導數脈沖/IriO
其中一 = 是脈沖形成因子，Cr2為方差；脈沖的能量為^+作戶^通過調節η++因子 來控制發射脈沖寬度。基帶信號< ^ {-L.1}，采用BPSK調制方式，天線發射脈沖信號 表示為
其中，M為發射數據個數，T1.為脈沖發射周期。(三)信道模型 信道時域沖擊響應AW
ι剛
其中，！是簇數,Λ'⑴是!簇觀察到的多徑數目，I簇徑的信道增益系數是印J·, 7丨是第I 簇到達時間，似是！簇纟徑相對于 的到達時間，信道反射因子X隨機取{-U}。(四)接收機
發射的高斯二階單脈沖信號經過信道變成多徑信號，考慮信道和收發機引入的噪聲， 加入噪聲源(AWGN) Λ /.),接收機輸入信號丨；？⑴ 1)帶通濾波器BPFl和BPF2
在考慮單片集成整個接收機系統時，第一級帶通濾波器BPFl為高頻寬帶，應采用片 外濾波器實現。接收機系統中第二級帶通濾波器BPF2可以采用片外內集成；帶通濾波器 BPF2工作在高頻幾GHz的頻帶上，目前的集成電路工藝較難實現BPF2濾波器與其它模塊 的單片集成，可以采用片外帶通濾波器實現BPF2，但必須考慮與BPF2的輸出和輸入阻抗匹 配、增益損失和噪聲引入；也可以在此可以考慮將BPF2移除。
2)低噪聲放大器LNA和可變增益放大器VGA
射頻前端采用兩級電路低噪聲放大器LNA和可變增益放大器VGA進行放大，低噪聲放 大器LNA實現低噪聲放大，控制系統的噪聲系數；可變增益放大器VGA實現電路增益放大， 滿足后面模數轉換器ADC采樣量化要求的最佳信號幅度。在進行鏈路預算時，接收機系統 射頻前端的噪聲系數為包括天線、BPF1、LNA和VGA引入的噪聲和非線性失真等。射 頻前端級聯電路系統噪聲系數Λ τ
APlsa為低噪聲放大器LNA功率放大系數，鏈路預算中低噪聲放大器LNA功率增益放 大倍數滿足...4/l\+.. 》NFvca ~ 1,整個射頻前端電路的噪聲系數主要由低噪聲放大器LNA 決定。在集成整個系統時，射頻前端電路必須將前端低噪聲放大器LNA的噪聲系數Λ+'/4λ·.4 設計得足夠小，來達到低噪聲的要求；同時提高低噪聲放大器LNA的功率增益放大倍數 ΛΡιχα ,減小后級電路可變增益放大器VGA噪聲對系統的影響。3 )可變增益放大器VGA
為實現模數轉換器ADC量化器的最佳量化效果，必須控制可變增益放大器VGA增益系
數Gm ,來提供理想的模數轉換器ADC輸入信號動態范圍。鎖定模數轉換器ADC量程，脈
沖式超寬帶接收機系統中模數轉換器ADC輸入信號信噪比SWJL、均方根/ MS; 、模數轉
換器ADC精度為H立時,輸入與輸出信噪比均方誤差
其中模數轉換器ADC輸出信噪比SA7 ,,,J4flHliilSwSWiU,通過數據仿真的方 法得到/.4 r函數。鎖定ADC量程，建立/ —MS￡⑷與數值關系，相對應的最優值 iU.fSEqJ!,)和RMS_pi(M關系:
采用IEEE802. 15. 3a信道模型，數值仿真建立ADC輸入信號RMSU>.-Ah)與 ΛΛ/㈦的關系，得出脈沖式超寬帶接收機模數轉換器ADC中最佳輸入ΛΜ5( _ )。 數值仿真結果表明模數轉換器ADC精度Λ 2 3 bit時，模數轉換器ADC輸出信號的量化誤 差主要由模數轉換器ADC輸入信號的信噪比決定，因此系統電路設計時模數轉換器 ADC的精度6位采用4位以下即可。4)功率檢測器 Powerdetector
本發明所提出的功率檢測器是基于脈沖式超寬帶的多徑信道，功率檢測器檢測的不 是信號能量，而是信號的均方根《MS 、。功率檢測器對模數轉換器ADC輸入信號進行分析，檢測出模數轉換器ADC輸入信號的/
功率檢測器將檢測結果輸入到數字處理模塊進行數據處理，而后將控制參數輸出至控 制器Controller模塊；控制器Controller模塊調整可變增益放大器VGA的增益來控制 ΛΜ5,:,.,，根據公式(7)提供的仿真數據關系，得出最優的補)，進而確定可變增益 放大器VGA增益6'rc.4。5)模數轉換器ADC
脈沖式超寬帶傳輸系統采用極窄脈沖波傳輸信息，占用3. 6GHz-10. IGHz頻段，若以2 倍的奈奎斯特頻率采樣，目前的集成電路工藝較難實現這樣高速的模數轉換器ADC。本發明 的系統算法基于時域，采樣頻率是大于兩倍信號帶寬、低于2倍奈奎斯特采樣頻率的。發射的高斯二階單脈沖信號經過信道變成多徑信號，通過低噪聲放大器、可變增 益放大器放大。考慮信道和收發機引入的噪聲，加入噪聲源(AWGN) Λ「(0,接收機ADC量化 前的信號⑴
第I 個采樣點信號.《{w.n)
其中ADC采樣精度‘。6)數字處理模塊
圖2是本發明的接收機數字處理模塊結構，本發明的脈沖式超寬帶接收機算法是有別 于通常的通信系統，信道估計和同步是同時實現的，利用初步的信道估計結果進行同步，完 成同步的同時精確的信道估計也實現了。功率檢測器檢測輸入信號/ -W5'm，將結果輸出給控制器，以決定是否啟動數字處理模塊工作。將模數轉換器ADC采樣量化值輸入信道估計 模塊(CharmelEstimator)，信道估計模塊不斷更新初步的信道估計結果，將其輸出到幀同 步和符號粗同步模塊(CoarseSyn.)，實現幀同步，找到幀頭，達到符號的粗同步。粗同步模 塊將粗同步的信道估計值輸給符號精同步模塊(SymbolFineSyn.)，即達到脈沖同步；精同 步后隨即產生信道模板(CharmelTemplate)，由信道模板和檢測模塊(Detector)判定數 據。下面是數字處理模塊的詳細內容 6.1)信道估計
第m個Tbt周期內，ADC采樣量化接收到的訓練脈沖值em [P111., .2 ......c:m.Xl]
Λ -t
。假定發射訓練碼脈沖信號
此時模數轉換器ADC采
樣量化接收到的訓練碼信號戽⑴，令Λ,丨隊<_位ADC采樣量化為認Wt (w- , 第m個 、周期內的量化值仏
將- 個'1\ 時間內的信道量化值求平均作為信道估計結果，信道估計SU 6.2)同步算法
脈沖式超寬帶系統不存在載波而是直接脈沖發射，因此不需要考慮載波的相位和頻率 同步，信道估計模塊在無信號數據傳輸時，信道估計模塊也計算這大大增加了系統電 路功耗。本發明增加了功率檢測器模塊，物理層粗同步采用功率檢測器和信道估計相結合 的方法。功率檢測器一方面檢測信號是否有信號，以啟動數字模塊工作；另一方面可以檢測 模數轉換器ADC輸入信號/ MS 、調整可變增益放大器VGA來優化量化誤差。設定啟動信道 估計模塊工作的閾值 ,當功率檢測器檢測值ΛΛ/知大于閾值TH ,信道估計模塊開始工 作。信道估計模塊求連續M個Tii周期內的采樣量化值的平均值，因為訓練序列碼采用的是 全“1”或全“_1”序列碼，當信道估計值€達到最大‘ 二丨瓦石…… ^Ι,則物理層 幀同步及符號粗同步達到，物理層幀的幀頭找到。利用吣實現物理層符號精同步，即第一 個脈沖在模板中的位置。圖4中)表示發送脈沖信號的時序，w⑴表示接收端的信號時序，e,,,表示 信道估計時序，三者之間存在延時，計算w⑴和之間的延時即實現符號精同步。計 算信道估計^與接收信號w⑷的第一個脈沖之間的延時T，以此確定訓練碼周期中 第一個脈沖位置，即實現符號精同步。利用符號粗同步時信道估計結果吣找出時間T來完成精同步，即找到每個符號的第一個脈沖位置。取《=Ρ//Μ，則0<私，令 elw = [ βη= [1^ i^],考慮 /時間段內的能量值，SPi 個序
列的平方和
得到平方和序列e =問各.·.·，· 找出序列ε中的最大值對應的下標，即求出了延 時T對應的下標0 =
(14)
中接收信號Hi)和信道估計模板6 之間的延時τ確定，也即實現接收信號符號精同步。
6 )信號檢測和信道模板
數據發送速率為上百兆，考慮信號能量集中在時間內，計算0時間內的符號干擾。將 接收信號中數據信號Λι⑴與信道估計模板同步，即移動時間I，接收信號為-r),記為 ⑷。MiADC采樣量化第m個周期中第》1個數據信號記為認(爲’(W. 〃))，則第m個數 據周期Tw時間內的量化值RQitew
取信道估計模板長度為單個脈沖發送周期整數倍，令Λ -「G/Twl，則同步信道估計模 板ra ；
將ce分為 Λ 個子模板，令
,其中
，記傳輸的前(·《- i)數據為rf = [A 4 …dn],考慮前(w - .1)個數據對第m個數據的 干擾， ·時間長的信道響應，則只有第㈨-Λ，1) 如-U個數據對第m個數據存在符號 間干擾，若發送的第m個數據心,，疊加符號間干擾，則第…個信號估計值S
(17)
信號估計《與模數轉換器ADC采樣量化值ilClrf,^方差比較，分別考慮= 1和 '■L = +++++++1時的方差,對估計判定
(18)。本發明的效果
本發明提出全數字欠采樣脈沖式超過寬帶接收機可以達到上百兆傳輸速度，采用全數 字的結構，使得射頻前端電路結構簡單，采用數字處理模塊處理信號增強了系統的靈活性 和易實現性。本發明的提出克服了基于rake原理的相關、基于能量的自相關、基于分段多 頻帶處理的全數字結構接收機的復雜性、高功耗、可靠性差、誤碼率高的問題；可以大幅度 降低電路功耗，簡化電路結構，增強系統的可靠性，降低誤碼率，實現高速率數據傳輸。可應 用于高速數據傳輸的多媒體、無線局域網絡等短矩離無線通信領域。
圖1是本發明的全數字欠采樣脈沖式超寬帶接收機的基本組成。其中，BPFl為片 外帶通濾波器，BPF2為片內帶通濾波器，LNA為低噪聲放大器，VGA為可變增益放大器，ADC 為模數轉換器，PowerDetector為功率控測器，Controller為控制器，DigitalBackend為數 字處理模塊。 圖2是數字處理模塊的組成。其中，CharmelEstimator為信道估計模塊， ChannelTemplate為信道估計模板，Controller為控制模塊，ADC為模數轉換器，Detector 為檢測模塊，CoarseSyn.為符號粗同步模塊，SymbolFineSyn.為符號精同步模塊，VGA為可 變增益放大器VGA的控制信號，Output為檢測出的數據輸出信號，PowerDetector為功率控 測器，Control為輸入控制器Controller的信號。圖3是傳輸數據幀的組成。其中，中間層數據幀的結構，由訓練碼和數據組成； 頂層數據模塊的操作步驟，按順序依次信道估計、幀同步符號粗同步、符號精同步、數據檢 測；
底層時域上訓練碼和數據的關系，71/為訓練碼發送周期為數據發送周期，其中 訓練發送碼間無干擾，數據發送碼間有干擾。圖4是數字處理模塊的同步算法中發送脈沖、接收脈沖、信道估計三者之間時域關 系示意圖/rw為數據發送周期，信道估計與接收信號的第一個脈沖之間的延時r。
具體實施例方式(一)發送端
數據幀的結構，采用3072個全“ 1 ”脈沖作為訓練碼，訓練碼脈沖發送周期為50ns ；發送 數據100000個數據，數據脈沖發送周期為7. 5ns，則計算出數據發送周期約為110MHz。發 送二階高斯脈沖的控制因子《 =0. 5，發射脈沖幅度為300mV。
(二)接收端
低噪聲放大器LNA為噪聲系數為3dB，增益為20dB ；可變增益放大器VGA設計為20 40dB可調，按照4dB遞加設計；帶通濾波器BPFl和帶通濾波器BPF2的帶寬為3GHz 5 GHz ；模數轉換器ADC采樣速率為4GHz，采樣精度為3bit ；功率探測器PowerDetector檢測 信號能量，按照可變增益放大器VGA對應的20 40dB的五檔，檢測信號的幅度分300mV為 五檔，將結果輸給數字模塊，由數字模塊Controller控制可變增益放大器VGA放大倍數； 可變增益放大器最初始的放大倍數為40dB，VGA功率檢測器檢測/M/S,當/ MS超過閾值 1. 5mff時，啟動數字處理模塊中信道估計模塊工作；調整可變增益放大器VGA的放大倍數 檔，使得/LWS的值范圍為1. 5mff 2. Omff的范圍內。(三)數字處理模塊
接收模數轉換器ADC的輸出數據，首先按照公式(12)進行信道估計，以3072為一組求 平均值，連續計算1024個以3072為一組的50ns的采樣值的平均值，作為信道估計結果，找 出最大值作為初步的信道估計結果則幀頭已經找到，即實現幀同步和符號粗同步； 利用信道估計結果SlJ,采用公式(13)取i/= 30ns,則30 ；求出i ,即實現符號精同
步；利用公式(16)產生信道估計模板ee，其
4，將信道模板分為4塊， 根據公式(17) (18)進行數據檢測，檢測出數據并輸出。
權利要求
一種全數字欠采樣脈沖式超寬帶接收機，采用全數字結構，其特征在于由片外帶通濾波器(BPF1)、低噪聲放大器(LNA)、可變增益放大器(VGA)、片內帶通濾波器(BPF2)、模數轉換器(ADC)、后端數字處理模塊、功率檢測器(Power Detector)、控制器(Controller)組成；前端由天線直接接收射頻信號，進入片外帶通濾波器(BPF1) 濾波，然后依次經低噪聲放大器(LNA)和可變增益放大器(VGA)兩級放大，再由片內帶通濾波器(BPF2)濾波，由模數轉換器(ADC)采樣，將模擬信號量化為數字信號，并輸入后端數字處理模塊(digital backend)；同時由功率檢測器(Power detector)檢測可變增益放大器(VGA)輸出信號的均方根(RMS)，將結果輸入數字處理模塊(digital backend)，數字處理模塊(digital backend)經過處理，通過輸出反饋信號來控制可變增益放大器(VGA)放大倍數；數字處理模塊(digital backend)按照操作順序恢復數據的算法，首先進行信道估計，然后利用信道估計同時完成信號的粗同步和精同步，最后產生信道模板開始數據檢測。
2.如權利要求1所述的一種全數字欠采樣脈沖式超寬帶接收機，其特征還在于物理 層幀采用全“1”的訓練碼和數據流組成；其中訓練碼脈沖發送周期大于信道沖激響應的時 間長度，數據脈動沖發送頻率超過百兆的速度。
3.如權利要求1所述的全數字欠采樣脈沖式超寬帶接收機，其特征還在于數字處理 模塊以一個脈沖發送周期內采樣量化的數據為一組，所有數據處理都是基于數據組并行處 理。
4.如權利要求1所述的全數字欠采樣脈沖式超寬帶接收機，其特征還在于該接收機 先進行信道估計，利用信道估計結果實現符號的粗同步，即找到幀頭，再實現符號的精同 步，即找到第一個脈沖到達位置；最后計算估計值和接收值的方差，比較大小來判定，恢復 數據，作為數據檢測算法。
5.如權利要求4所述的全數字欠采樣脈沖式超寬帶接收機，其特征還在于所述進行 信道估計的算法是以一個訓練碼脈沖發送周期內模數轉換器ADC采樣量化值為一組數 據，發送N個訓練碼，則連續求M個出N組數據的平均值，找出M個平均值中的最大值作為 信道估計結果。
6.如權利要求4所述的全數字欠采樣脈沖式超寬帶接收機，其特征還在于所述同步 的算法是信道估計中采用N組數據計算平均值，當找到最大的信道估計結果時，此時的第 一個脈沖周期即為物理層的幀頭；利用信道估計最大值，找出最大值這組數據中能量最集 中的一部分，其第一個值即為幀的第一個脈沖位置。
7.如權利要求1所述的全數字欠采樣脈沖式超寬帶接收機，其特征還在于所述的檢 測算法是利用信道估計結果，產生信道模板；考慮發送數據的兩種情況，利用信道估計結 果產生的模板，加入發送數據之間的碼間干擾，分別估算兩種情況的接收信號的大小，將其 與實際接收到的信號大小作比較，計算方差大小，方差小的作為最后數據判定結果。
8.如權利要求1所述的全數字欠采樣脈沖式超寬帶接收機，其特征還在于接收機芯 片是基于CMOS工藝的。
全文摘要
本發明屬于超寬帶無線通信電子技術領域，具體為一種全數字欠采樣脈沖式超寬帶接收機。其系統架構包括片外帶通濾波器、低噪聲放大器、可變增益放大器、片內帶通濾波器、模數轉換器、后端數字處理模塊、功率檢測器、控制器；模數轉換器直接欠采樣量化射頻前端的放大信號；數字處理模塊先進行信道估計，然后利用信道估計結果實現符號同步并產生信道模板，最后利用信道模板檢測輸出數據。本發明可以解決當前一些全數字結構接收機的靈活性差、性能低、傳輸數據速度慢、誤碼率高、功耗大等缺點，具有上百兆的高速數據傳輸速率、低功耗、可靠性強的特點，可應用于高速數據傳輸的多媒體、無線局域網絡等短矩離無線通信領域。
文檔編號H04B1/16GK101867382SQ20101021909
公開日2010年10月20日 申請日期2010年7月7日 優先權日2010年7月7日
發明者洪志良, 蔣俊 申請人:復旦大學