專利名稱：3g-sdi高清數字視頻幀同步器的制作方法
技術領域：
本實用新型屬于電子信息領域中的視音頻技術領域，涉及一種數字視頻幀同步
器o
背景技術：
3G_SDI(3Gbps傳輸速率的串行數字接口)視頻信號是目前乃至未來若干年廣 播電視及媒體傳播行業內的主流頂級信號格式，其信號圖像質量和音頻質量能夠充分滿 足專業級廣播電視以及大眾的專業或娛樂需要。與此同時，3G-SDI信號的傳輸標準也比 HD-SDI(高清晰度的串行數字接口)信號和SD-SDI(標準清晰度的串行數字接口)信號 的標準高得多，其信號傳輸速率為2. 97Gbps,是HD-SDI信號通道內傳輸速率的2倍，是 SD-SDI信號通道內傳輸速率的11倍。因其信號頻率高，3G-SDI視頻信號產生的抖動更加 難以控制，信號間同步也難以實現，常因信號不同步而產生視頻畫面切換的晃動現象。
發明內容本實用新型針對上述問題，設計一種3G-SDI數字視頻幀同步器，其目的旨在利用 3G-SDI處理技術設計一種全高清數字視頻幀同步器。它能夠在3Gbps的信號傳輸速率下校 正由于不同的信號來源或不同的傳輸路徑造成的時基誤差或抖動，提供更精確、更方便的 方式解決視頻圖像切換抖動、扭曲、不同步、臺標迭加不穩定等問題。使得多路視頻信號同 步鎖相，實現各信號間切換無抖動、信號中斷應急切換時不出現黑場。為了實現上述目的，本實用新型的技術方案是3G_SDI高清數字視頻幀同步系統 包括同步分離器1、時鐘發生器2、幀存儲器3、FPGA芯片4、指示和控制單元5、串行器6、解 串器7及電源8。同步分離器1與FPGA芯片4及時鐘發生器2相連接，幀存儲器3、指示和 控制單元5、串行器6、解串器7及電源8均與FPGA芯片4相連接。同步分離芯片1為LMH1981 ；時鐘發生器2為LHM1982或GS4911 ；幀存儲器3作為 數字視頻幀數據的暫存器，為FIFO(先入先出)存儲芯片，SDRAM(同步動態隨機存取存儲 器)或DDR(雙倍速內存)芯片。本實用新型的有益效果是該數字視頻信號幀同步器以FPGA為核心，通過對其內 部IP核的編寫，可實現對3G-SDI數字視頻信號的幀同步處理，并兼容HD-SDI和SD-SDI信 號，能夠精準對比基準信號與同步信號的H、V信號同步率，能夠保持輸出同步信號的時鐘 抖動小于0. 2UI，達到SMPTE規定標準；FPGA內部具有檢測功能，可以檢測一行視頻信號內 數據的錯誤，使該幀同步系統能夠保持穩定的無抖動畫面輸出；可輸出多模式、多格式的信 號；在本處理系統的基礎上只需簡單增加A/D和D/A轉化模塊，就可實現對模擬信號的幀同 步處理功能。
圖1是3G-SDI數字視頻幀同步器的結構圖；[0008]圖2是3G-SDI數字視頻幀同步器實物圖的正面部分；圖3是3G-SDI數字視頻幀同步器實物圖的背面部分。
具體實施方式
以下結合附圖和具體實施例對本實用新型做詳細說明，但不局限于實施例。如圖1所示，3G-SDI數字視頻幀同步器包括同步分離器1、時鐘發生器2、幀存儲器 3、指示和控制單元5、串行器6、解串器7、電源8以及系統處理核心FPGA芯片4。同步分離 器1與FPGA芯片4及時鐘發生器2相連接，幀存儲器3、指示和控制單元5、串行器6、解串 器7及電源8與FPGA芯片4相連接。下面根據圖1，對本實用新型的工作原理做出具體說明首先，數字視頻信號經過均衡和解串器7進行串并轉換處理轉換為多位的并行數 據輸入至FPGA芯片4，FPGA芯片4對其進行同步分離處理，分離出H、V信號，通過內部的算 法識別每幀圖像的起始信號，據此生成數據存入機制；FPGA芯片4根據存入數據機制，將視 頻信號存入幀存儲器3內的規定地址.其次，基準信號輸入至同步分離器1中分離出H、V信號并分別輸送給FPGA芯片4 和時鐘發生器2，時鐘發生器2對H、V信號進行鎖相使其時鐘與H、V信號對齊并產生3種 不同頻率(標清格式27MHz、高清格式74. 25MHz和3G格式148. 5MHz)的時鐘速率，并輸入 至FPGA芯片4 ；然后，在FPGA芯片4內，根據基準信號的H、V信號為參考生成讀取機制，并按照由 時鐘發生器2發出的時鐘速率從幀存儲器3中讀出視頻信號；此時，FPGA芯片4對讀出的 視頻信號檢測，通過檢測讀取出的數字視頻信號中SAV (有效視頻起始標志)和EAV (有效 視頻結束標志)，判斷在此幀同步處理過程中是否出現錯誤，同時對比輸入數字信號和基準 信號的H、V信號，確保幀同步處理的精準；若要對數字視頻信號中的嵌入音頻進行相關處理，FPGA芯片4可以在此步驟對并 行數字音頻(模擬音頻經A/D轉換后)進行嵌入、擦除、靜音、混合、調整等相關處理。最后，將處理過的并行數字視頻信號發送至串行器6進行并串轉換處理，最終輸 出SDI數字視頻信號。該處理器能夠對傳輸速率高達3Gbps的全高清數字視頻信號進行幀同步處理，并 兼容HD-SDI和SD-SDI信號，能夠穩定保持畫面切換無抖動。同步分離芯片1可以使用LMH1981，能夠處理的基準信號格式有復合視頻信號，S 端子的Y/C信號，分量視頻信號以及電腦視頻接口的VGA信號。時鐘發生器2可以使用LHM1982或GS4911，同時輸出3種制式的時鐘速率標清 格式27Mbps的時鐘速率、高清格式74. 25Mbps的時鐘速率和3G格式148. 5Mbps的時鐘速 率，使同步信號的時鐘速率更加精準，與基準信號的誤差降至最低。幀存儲器3作為數字視頻幀數據的暫存器，可以使用FIFO(先入先出)存儲芯片， SDRAM(同步動態隨機存取存儲器)或DDR(雙倍速內存)芯片等；指示和控制單元5是系統的對外連接部分，操作人員通過此部分以控制整個系統 的處理范疇，并通過指示部分得到系統信息的反饋；串行器6和解串器7對數字視頻信號的并/串或串/并轉換進行處理，可以支持3G-SDI串行信號的芯片，并且設有斷電環通功能，如果有意外掉電，數字視頻信號將直接輸 出到監視器上，提高了可靠性。電源8為整個3G-SDI數字視頻幀同步器供電。本實用新型采用支持對3Gbps的全高清視頻信號的幀同步處理，并兼容對 270Mbps的SD-SDI信號和1. 485Gbps的HD-SDI信號的處理，該系統支持復合信號或分 量信號作為基準信號，能夠處理信號的格式有NTSC、PAL、SECAM、480i/p、576i/p、720p和 1080i/p。圖2為本實用新型實施例外觀的正面視圖上電初始化后，通過對控制面板4個方 向鍵操作選擇功能，按下ENTER鍵確認，按下LC0K鍵鎖定操作。方向鍵左側有2個視頻特 殊功能鍵，分別對SDI視頻信號進行直接操作；有1個音頻特殊功能鍵和3個狀態指示燈， 來顯示當前該系統對音頻的操作狀態。該系統配有VFD顯示屏，可以顯示幀同步器的操作 狀態。圖3為本實用新型實施例外觀的背面視圖有1路3G-SDI信號輸入，1路3G-SDI 信號環路輸出，2路3G-SDI信號輸出；若意外掉電，系統將直接連接SDI輸入至1路SDI輸 出上，避免出現畫面中斷，更加提高了可靠性。
權利要求3G-SDI高清數字視頻幀同步器，其特征在于，它包括同步分離器(1)、時鐘發生器(2)、幀存儲器(3)、FPGA芯片(4)、指示和控制單元(5)、串行器(6)、解串器(7)及電源(8)，同步分離器(1)與FPGA芯片(4)及時鐘發生器(2)相連接，幀存儲器(3)、指示和控制單元(5)、串行器(6)、解串器(7)及電源(8)均與FPGA芯片(4)相連接。
2.根據權利要求1所述的3G-SDI高清數字視頻幀同步器，其特征在于，所述的同步分 離芯片(1)的型號為LMH1981 ；所述的時鐘發生器(2)的型號為LHM1982或GS4911 ；所述的 幀存儲器(3)為FIFO(先入先出)存儲芯片、SDRAM(同步動態隨機存取存儲器)或DDR(雙 倍速內存)芯片。
專利摘要本實用新型涉及一種3G-SDI高清數字視頻幀同步器，包括同步分離器(1)、時鐘發生器(2)、幀存儲器(3)、FPGA芯片(4)、指示和控制單元(5)、串行器(6)、解串器(7)及電源(8)。同步分離器(1)與FPGA芯片(4)及時鐘發生器(2)相連接，幀存儲器(3)、指示和控制單元(5)、串行器(6)、解串器(7)及電源(8)與FPGA芯片(4)相連接。該數字視頻幀同步器克服了在3Gbps的信號傳輸速率下由于不同的信號來源或不同的傳輸路徑造成的時基誤差或抖動現象，提供更精確、更方便的方式解決視頻圖像切換抖動、扭曲、不同步、臺標迭加不穩定等問題。
文檔編號H04N5/04GK201623760SQ200920288460
公開日2010年11月3日 申請日期2009年12月25日 優先權日2009年12月25日
發明者劉興華, 周春雷 申請人:大連科迪視頻技術有限公司