專利名稱：一種用于衛星通信系統的超低碼速率psk解調器的制作方法
技術領域：
本實用新型涉及一種解調器，尤其涉及一種用于衛星通信系統的超低碼速率相移鍵控(“相移鍵控”以下簡稱“PSK”)解調器即超低碼速率PSK解調器，該發明屬于衛星通信技術領域。
背景技術：
隨著航天技術的發展，我國的深空探測戰略已經正式展開，并取得初步成果，2007年10月，嫦娥一號月球探測衛星成功發射，并傳回了大量的月球遙測數據，為我國利用探測太空，利用太空邁出了第一步，同時，月球探測的成功將為我國開展深空探測奠定技術基礎。
在深空通信領域，對于數據量不大但可靠性較高的遙控數據，降低碼速率能夠提高解調器的Eb/N0，在相同的信道環境中獲得更高的誤碼性能，故在深空探測任務中遙控信號常常使用較低的碼速率，由于距離太遠，接收到的信號功率太弱，因此與其它通信系統相比，功率受限的問題更加突出，而頻帶卻并不受限。相反，由于接收的信號功率太小，使得不允許傳輸太高的碼率，所以，和遙感衛星的高速數傳關鍵技術相反，在深空通信中，極低碼速率遙控解調是其關鍵技術問題。，使用極低碼速率傳送遙控信號會遇到以下問題 (1)數據信號的譜線與載波的根部相噪重疊，甚至淹沒信號譜線而無法解調； (2)解調鎖相環的負反饋作用，將抵消掉一部分數據信號的低端頻譜，從而使數據信號的信噪比下降和產生波形失真，導致誤碼率加大； (3)碼速率低時捕獲時間和載波環路裕量的矛盾較為嚴重； (4)在碼速率極低時只有幾比特/秒，帶寬極窄，前端濾波器設計困難，無法將前端的濾波器的帶寬設計的和碼速率帶寬匹配，為如此窄的信號設計窄帶濾波器不現實，因此實際的前端的濾波器帶寬會遠遠大于信號帶寬，會有較多的帶外噪聲進入解調器，在較低的信噪比時，信號的總功率不變，但是信號的有效功率會變得很小，因此解調時信號的動態范圍會很大。
針對以上特點設計一種能夠解調超低碼速率的PSK解調器具有重要意義。
發明內容
1、目的本實用新型的目的是提供一種用于衛星通信系統的超低碼速率PSK解調器，它克服了現有技術的不足，該解調器能夠完成對超低碼速率的遙控PSK信號的解調。
2、技術方案如圖1所示，本實用新型一種用于衛星通信系統的超低碼速率PSK解調器，它由4部分組成，包括前端模數轉換A/D 10、數字下變頻模塊11、載波同步模塊12和位同步模塊13，按照一定的流程完成對超低碼速率的遙控PSK信號進行解調。前端模數轉換A/D 10使用現成的產品，數字下變頻模塊11、載波同步模塊12和位同步模塊13在現場可編程門陣列(“現場可編程門陣列”以下簡稱“FPGA”)中實現。它們之間的連結關系是前端模數轉換A/D 10的輸出連接到數字下變頻模塊11，數字下變頻模塊11的輸出連接到載波同步模塊12、載波同步模塊12的輸出連接到位同步模塊13；信號走向是輸入的信號，經過調理后進入前端模數轉換A/D 10，前端模數轉換A/D 10采樣后的信號進入數字下變頻模塊11進行處理，經過數字下變頻模塊11處理后的信號進入載波同步模塊12進行載波同步處理，載波同步模塊12處理后的信號進入位同步模塊13進行位同步處理，位同步模塊13處理后輸出的信號即為解調器的輸出。
所述的前端模數轉換A/D 10以恒定的采樣率將調理后的模擬相移鍵控即模擬PSK信號變換為數字信號，前端模數轉換A/D 10使用現成的產品即可。
所述的數字下變頻模塊11包括數字下變頻模塊數控振蕩器(“數控振蕩器”以下簡稱“NCO”)40即數字下變頻模塊NCO 40、同相支路乘法器20、同相支路采樣率變換模塊21、同相支路FIR低通濾波器22、正交支路乘法器30、正交支路采樣率變換模塊31、正交支路FIR低通濾波器32和數字自動增益控制(“自動增益控制”以下簡稱“AGC”)模塊41，即數字AGC模塊41。數字下變頻模塊NCO 40使用直接頻率綜合算法(簡稱“DDS”)實現，負責產生和標稱載波頻率相同的兩路固定本地載波，兩路載波的相位相差90°，數字下變頻模塊NCO 40的輸出和前端模數轉換A/D 10輸出的本地載波作為同相支路乘法器20和正交支路乘法器30的輸入；同相支路乘法器20和正交支路乘法器30作為固定下變頻器使用，利用FPGA中的IP核實現，計算輸入PSK信號和本地載波相乘的結果，將輸入信號下變頻到零中頻，同相支路乘法器20和正交支路乘法器30輸出的結果分別進入同相支路采樣率變換模塊21和正交支路采樣率變換模塊31；同相支路采樣率變換模塊21和正交支路采樣率變換模塊31，由抽取和內插倍數可程控的積分梳狀(“積分梳狀”簡稱“CIC”)碼速率變換濾波器和有限頻率響應(“有限頻率響應”簡稱“FIR”)抽取濾波器級聯而成，按照輸入PSK信號的碼速率進行采樣率變換，使得采樣率變換后的采樣率為碼速率的固定倍數，同相支路采樣率變換模塊21和正交支路采樣率變換模塊31的輸出分別進入結構相同的同相支路FIR低通濾波器22和正交支路FIR低通濾波器32；同相支路FIR低通濾波器22和正交支路FIR低通濾波器32使用FIR濾波器，負責對抽取后的信號進行濾波，進一步濾除信號中的噪聲，將基帶信號中的噪聲功率降到更低，低通濾波后的結果進入數字AGC模塊41，對濾波后的信號功率進行檢測，并進行調節，穩定環路增益，使得輸出到載波同步模塊12的基帶信號功率基本穩定在恒定值，數字AGC模塊41使用查找表算法實現，數字AGC模塊41的輸出的兩路信號作為載波同步模塊12的輸入。
所述的載波同步模塊包括復數乘法器50、硬限幅器51、載波同步模塊乘法器52、載波同步模塊環路濾波器53和載波同步模塊NCO 54。復數乘法器50負責將數字下變頻模塊11輸出的正交數據和載波同步模塊NCO 54輸出的本地載波進行相乘，消除殘余的載波分量，復數乘法器50使用FPGA內部IP核實現，復數乘法器50輸出的實部(同相支路)輸入到硬限幅器51進行硬限幅，虛部(正交支路)輸入到作為鑒相器的載波同步模塊乘法器52；硬限幅器51，對復數乘法器50輸出的同相支路信號進行取符號運算，硬限幅器51的輸出一方面輸入到載波同步模塊乘法器52進行鑒相，另一方面作為載波同步模塊12輸出，輸出給位同步模塊13；載波同步模塊乘法器52，作為載波同步模塊12的鑒頻器，將同相支路信號硬限幅后的輸出和正交支路信號進行相乘，完成對PSK輸入信號的鑒相，載波同步模塊乘法器52的輸出接入載波同步模塊環路濾波器53；載波同步模塊環路濾波器53，主要作用是濾除誤差信號中的高頻分量，并為鎖相環路提供一個短期的記憶，當環路由于瞬時噪聲而失鎖時，可確保環路迅速重新捕獲信號，載波同步模塊環路濾波器53使用理想一階濾波器，結構如圖2所示，由兩個支路直通支路和積分支路組成，直通支路只含有一個直通支路放大器100，將輸入信號放大指定的倍數即可，積分支路包括積分支路放大器110、積分支路延時單元112和積分支路加法器111組成，輸入的信號在進入直通支路的同時會進入積分支路，輸入通過積分支路的放大器放大后和經過積分支路延時單元112延時后的結果相加，相加后的結果一方面作為積分支路延時單元112的輸入，另一方面作為積分支路的輸出，和直通支路的輸出通過環路濾波器加法器101相加，兩個支路相加后的結果作為載波同步模塊環路濾波器53的輸出，載波同步模塊環路濾波器53的輸出作為載波同步模塊NCO 54的輸入；載波同步模塊NCO 54，使用DDS算法實現，載波同步模塊NCO 54的固定頻率輸出為零，載波同步模塊環路濾波器53的輸出作為調節端的輸入，輸出的跟蹤載波進入復數乘法器50的和輸入信號相乘。
所述的位同步模塊13，使用“同相-中相”環實現，包括同相積分清零器60、中相積分清零器70、位同步模塊鑒相器80、位同步模塊環路濾波器81和位同步模塊NCO 82。載波同步模塊12的輸出同時輸入給同相積分清零器60和中相積分清零器70，同相積分清零器60，在脈沖編碼調制(“脈沖編碼調制”以下簡稱“PCM”)時鐘即PCM時鐘的上升沿處完成一次積分并清零，輸出一方面作為位同步模塊鑒相器80的輸入，同時可以作為PCM數據輸出；中相積分清零器70，滯后1/2個時鐘周期，在PCM時鐘的下降沿處完成積分并清零，中相積分清零器70的輸出作為位同步模塊鑒相器80的輸入；位同步模塊鑒相器80，同相積分清零器60和中相積分清零器70輸出的積分結果進入位同步模塊鑒相器80，當同相積分清零器60上次輸出和本次輸出符號相同時，沒有發生符號的反轉，此時不能計算相位誤差，位同步模塊鑒相器80輸出為0；當同相積分清零器60上次輸出為負，本次輸出為正時，數據發生了從0到1的跳變，此時如果中相積分清零器70的值大于0，說明中相積分清零器70中，數據為1的部分大于數據為0的部分，因此位同步模塊NCO 82相位滯后，說明位同步模塊NCO 82輸出相位小于輸入相位，反之，表示位同步模塊NCO 82相位超前，此時位同步模塊鑒相器80輸出中相積分清零器70的值，當同相積分清零器60上次輸出為正，本次輸出為負時，數據發生了從1到0的跳變，如果中相積分清零器70的值大于0，說明中相積分清零器70中，數據為1的部分大于數據為0的部分，因此位同步模塊NCO 82相位超前，反之，表示位同步模塊NCO 82相位滯后，此時位同步模塊鑒相器80的輸出為中相積分清零器70輸出值取反，位同步模塊鑒相器80的輸出作為位同步模塊環路濾波器81的輸入；位同步模塊環路濾波器81，主要作用是濾除鑒相后定時誤差信號中的高頻分量，并為鎖相環路提供一個短期的記憶，當環路由于瞬時噪聲而失鎖時，可確保環路迅速重新捕獲信號，位同步模塊環路濾波器81的結構和載波同步模塊環路濾波器53的結構完全相同，位同步模塊環路濾波器81的輸出作為位同步模塊NCO 82的輸入；位同步模塊NCO 82，使用DDS算法實現，輸出的信號為脈沖，固定頻率輸出為PSK碼速率，位同步模塊NCO 82的輸出一方面作為跟蹤后的PCM時鐘輸出，另一方面作為同相積分清零器和中相積分清零器清零端的輸入。
3、優點及效果從以上的描述中，可以看出，該解調器結構將下變頻、采樣率變換、位同步從載波同步過程中分離，對系統穩定性至關重要的載波同步模塊和位同步模塊完全獨立，相比傳統解調器具有以下優點 (1)反饋支路短、延遲少，系統更穩定； (2)各部分相互獨立，便于仿真分析、設計實現和硬件調試； (3)載波同步、位同步模塊采樣率與碼速率相對速度不變，不同碼速率實現參數可相同；只需改變抽取倍數即可。
(4)在載波跟蹤時，對傳統的極性科斯塔斯環進行了改進，使用復數乘法器去除載波，避免產生諧波分量，因此環路中不用使用支路濾波器濾除諧波分量，簡化了載波同步模塊硬件結構，降低了反饋支路的長度，增加了穩定性。
圖1本實用新型PSK解調器結構示意圖； 圖2本實用新型環路濾波器結構示意圖； 圖中符號說明如下 10前端模數轉換A/D；11數字下變頻模塊；12載波同步模塊； 13位同步模塊；20同相支路乘法器； 21同相支路采樣率變換模塊；22同相支路FIR低通濾波器； 30正交支路乘法器；31正交支路采樣率變換模塊； 32正交支路FIR低通濾波器；40數字下變頻模塊NCO； 41數字AGC模塊；50復數乘法器； 51硬限幅器；52載波同步模塊乘法器； 53載波同步模塊環路濾波器；54載波同步模塊NCO； 60同相積分清零器；70中相積分清零器； 80位同步模塊鑒相器；81位同步模塊環路濾波器； 82位同步模塊NCO；100直通支路放大器； 101環路濾波器加法器；110積分支路放大器； 111積分支路加法器；112積分支路延時單元。
具體實施方式
如圖1所示，本實用新型一種用于衛星通信系統的超低碼速率PSK解調器，它由4部分組成，包括前端模數轉換A/D10、數字下變頻模塊11、載波同步模塊12和位同步模塊13，按照一定的流程完成對超低碼速率的遙控PSK信號進行解調。前端模數轉換A/D 10使用現成的產品，數字下變頻模塊11、載波同步模塊12和位同步模塊13在現場可編程門陣列(FPGA)中實現。它們之間的連結關系是前端模數轉換A/D 10的輸出連接到數字下變頻模塊11，數字下變頻模塊11的輸出連接到載波同步模塊12、載波同步模塊12的輸出連接到位同步模塊13；信號走向是輸入的信號，經過調理后進入前端模數轉換A/D 10，前端模數轉換A/D 10采樣后的信號進入數字下變頻模塊11進行處理，經過數字下變頻模塊11處理后的信號進入載波同步模塊12進行載波同步處理，載波同步模塊12處理后的信號進入位同步模塊13進行位同步處理，位同步模塊13處理后輸出的信號即為該解調器的輸出。
所述的前端模數轉換A/D 10以恒定的采樣率將調理后的模擬PSK信號變換為數字信號，前端模數轉換A/D 10使用現成的產品即可。
所述的數字下變頻模塊11包括數字下變頻模塊NCO 40、同相支路乘法器20、同相支路采樣率變換模塊21、同相支路FIR低通濾波器22、正交支路乘法器30、正交支路采樣率變換模塊31、正交支路FIR低通濾波器32和數字AGC模塊41。數字下變頻模塊NCO 40使用直接頻率綜合算法(DDS)實現，負責產生和標稱載波頻率相同的兩路固定本地載波，兩路載波的相位相差90°，數字下變頻模塊NCO 40的輸出和A/D10輸出的本地載波作為同相支路乘法器20和正交支路乘法器30的輸入；同相支路乘法器20和正交支路乘法器30作為固定下變頻器使用，利用FPGA中的IP核實現，計算輸入PSK信號和本地載波相乘的結果，將輸入信號下變頻到零中頻，同相支路乘法器20和正交支路乘法器30輸出的結果分別進入同相支路采樣率變換模塊21和正交支路采樣率變換模塊31；同相支路采樣率變換模塊21和正交支路采樣率變換模塊31，由抽取和內插倍數可程控的積分梳狀(CIC)碼速率變換(可抽取和內插)濾波器和有限頻率響應(FIR)抽取濾波器級聯而成，按照輸入PSK信號的碼速率進行采樣率變換，使得采樣率變換后的采樣率為碼速率的固定倍數，同相支路采樣率變換模塊21和正交支路采樣率變換模塊31的輸出分別進入結構相同的同相支路FIR低通濾波器22和正交支路FIR低通濾波器32；同相支路FIR低通濾波器22和正交支路FIR低通濾波器32使用FIR濾波器，負責對抽取后的信號進行濾波，進一步濾除信號中的噪聲，將基帶信號中的噪聲功率降到更低，低通濾波后的結果進入數字AGC模塊41，對濾波后的信號功率進行檢測，并進行調節，穩定環路增益，使得輸出到載波同步模塊12的基帶信號功率基本穩定在恒定值，數字AGC模塊41使用查找表算法實現，數字AGC模塊41的輸出的兩路信號作為載波同步模塊12的輸入。
所述的載波同步模塊12包括復數乘法器50、硬限幅器51、載波同步模塊乘法器52、載波同步模塊環路濾波器53和載波同步模塊NCO 54。復數乘法器50負責將數字下變頻模塊11輸出的正交數據和載波同步模塊NCO 54輸出的本地載波進行相乘，消除殘余的載波分量，復數乘法器50使用FPGA內部IP核實現，復數乘法器50輸出的實部(同相支路)輸入到硬限幅器51進行硬限幅，虛部(正交支路)輸入到作為鑒相器的載波同步模塊乘法器52；硬限幅器51，對復數乘法器50輸出的同相支路信號進行取符號運算，硬限幅器51的輸出一方面輸入到載波同步模塊乘法器52進行鑒相，另一方面作為載波同步模塊12輸出，輸出給位同步模塊13；載波同步模塊乘法器52，作為載波同步模塊12的鑒頻器，將同相支路信號硬限幅后的輸出和正交支路信號進行相乘，完成對PSK輸入信號的鑒相，載波同步模塊乘法器52的輸出接入載波同步模塊環路濾波器53；載波同步模塊環路濾波器53，主要作用是濾除誤差信號中的高頻分量，并為鎖相環路提供一個短期的記憶，當環路由于瞬時噪聲而失鎖時，可確保環路迅速重新捕獲信號，載波同步模塊環路濾波器53使用理想一階濾波器，結構如圖2所示，由兩個支路直通支路和積分支路組成，直通支路只含有一個直通支路放大器100，將輸入信號放大指定的倍數即可，積分支路包括積分支路放大器110、積分支路延時單元112和積分支路加法器111組成，輸入的信號在進入直通支路的同時會進入積分支路，輸入通過積分支路的放大器放大后和經過積分支路延時單元112延時后的結果相加，相加后的結果一方面作為積分支路延時單元112的輸入，另一方面作為積分支路的輸出，和直通支路的輸出通過環路濾波器加法器101相加，兩個支路相加后的結果作為載波同步模塊環路濾波器53的輸出，載波同步模塊環路濾波器53的輸出作為載波同步模塊NCO 54的輸入；載波同步模塊NCO 54，使用DDS算法實現，載波同步模塊NCO 54的固定頻率輸出為零，載波同步模塊環路濾波器53的輸出作為調節端的輸入，輸出的跟蹤載波進入復數乘法器50和輸入信號相乘。
所述的位同步模塊13，使用“同相-中相”環實現，包括同相積分清零器60、中相積分清零器70、位同步模塊鑒相器80、位同步模塊環路濾波器81和位同步模塊NCO 82。載波同步模塊12的輸出同時輸入給同相積分清零器60和中相積分清零器70，同相積分清零器60，在PCM時鐘的上升沿處完成一次積分并清零，輸出一方面作為位同步模塊鑒相器80的輸入，同時可以作為PCM數據輸出；中相積分清零器70，滯后1/2個時鐘周期，在PCM時鐘的下降沿處完成積分并清零，中相積分清零器70的輸出作為位同步模塊鑒相器80的輸入；位同步模塊鑒相器80，同相積分清零器60和中相積分清零器70輸出的積分結果進入位同步模塊鑒相器80，當同相積分清零器60上次輸出和本次輸出符號相同時，沒有發生符號的反轉，此時不能計算相位誤差，位同步模塊鑒相器80輸出為0；當同相積分清零器60上次輸出為負，本次輸出為正時，數據發生了從0到1的跳變，此時如果中相積分清零器70的值大于0，說明中相積分清零器70中，數據為1的部分大于數據為0的部分，因此位同步模塊NCO 82相位滯后，說明位同步模塊NCO 82輸出相位小于輸入相位，反之，表示位同步模塊NCO 82相位超前，此時位同步模塊鑒相器80輸出中相積分清零器70的值，當同相積分清零器60上次輸出為正，本次輸出為負時，數據發生了從1到0的跳變，如果中相積分清零器70的值大于0，說明中相積分清零器70中，數據為1的部分大于數據為0的部分，因此位同步模塊NCO 82相位超前，反之，表示位同步模塊NCO 82相位滯后，此時位同步模塊鑒相器80的輸出值為中相積分清零器70輸出值取反，位同步模塊鑒相器80的輸出作為位同步模塊環路濾波器81的輸入；位同步模塊環路濾波器81，主要作用是濾除鑒相后定時誤差信號中的高頻分量，并為鎖相環路提供一個短期的記憶，當環路由于瞬時噪聲而失鎖時，可確保環路迅速重新捕獲信號，位同步模塊環路濾波器81的結構和載波同步模塊環路濾波器53的結構完全相同，位同步模塊環路濾波器81的輸出作為位同步模塊NCO 82的輸入；位同步模塊NCO 82，使用DDS算法實現，輸出的信號為脈沖，固定頻率輸出為PSK碼速率，位同步模塊NCO 82的輸出一方面作為跟蹤后的PCM時鐘輸出，另一方面作為同相積分清零器60和中相積分清零器清零70端的輸入。
下面將參考附圖并結合實施例，來詳細說明本實用新型。
圖1給出了本實用新型的衛星超低碼速率PSK解調器的結構，具體工作流程如下； 輸入的PSK信號經過采樣后可表示為
其中D(n)為基帶調制信息，ωc為載波角頻率，N(n)為信號中的噪聲。
經過正交下變頻后，變為I、Q兩路正交信號，可以表示為
其中ω′c為本地載波頻率。經過采樣率變換模塊、低通FIR濾波、自動增益控制調節后，輸入載波同步模塊的信號為
令Δω＝ωc-ω′c為輸入載波與本地晶振頻差，下變頻器的輸出頻率ω′c接近于ωc，使得輸出信號的頻率Δω接近與零。
M為抽取倍數，N為內插倍數。
送入本地載波同步模塊12的I、Q信號變為復數形式可寫為
經過復數乘法器50，乘以載波同步模塊NCO 54產生的本地相位誤差量后得到的I、Q兩路輸出為
當載波同步模塊12同步時，
很小，接近于0，進行近似后可得 A(k)和A1(k)都為正數，不會影響硬限幅后I支路的符號，I路信號包含解調出的調制信息，使用I路信號用進行位同步，即可解調出所需信息。
圖2給出了載波同步模塊12和位同步模塊13的載波同步模塊環路濾波器53和位同步模塊環路濾波81結構。
環路濾波器的主要作用是濾除誤差信號中的高頻分量，并為鎖相環路提供一個短期的記憶，當環路由于瞬時噪聲而失鎖時，可確保環路迅速重新捕獲信號。環路的跟蹤特性、穩定性主要是由載波同步模塊環路濾波器53決定，是載波同步模塊12設計的關鍵。在該解調器中使用了一種環路參數可配置的理想積分環路濾波器，通過調整C1、C2可以調整環路帶寬，以使得遙控副載波解調器能夠根據需要調整環路參數。
權利要求1.一種用于衛星通信系統的超低碼速率PSK解調器，其特征在于它由前端模數轉換A/D(10)、數字下變頻模塊(11)、載波同步模塊(12)和位同步模塊(13)組成；它們之間的連接關系是前端模數轉換A/D(10)的輸出連接到數字下變頻模塊(11)，數字下變頻模塊(11)的輸出連接到載波同步模塊(12)、載波同步模塊(12)的輸出連接到位同步模塊(13)；所述的前端模數轉換A/D(10)使用現成的產品即可；所述的數字下變頻模塊(11)包括數字下變頻模塊數控振蕩器即數字下變頻模塊NCO(40)、同相支路乘法器(20)、同相支路采樣率變換模塊(21)、同相支路FIR低通濾波器(22)、正交支路乘法器(30)、正交支路采樣率變換模塊(31)、正交支路FIR低通濾波器(32)和數字自動增益控制模塊即數字AGC模塊(41)；，數字下變頻模塊NCO(40)的輸出和前端模數轉換A/D(10)輸出的本地載波作為同相支路乘法器(20)和正交支路乘法器(30)的輸入；同相支路乘法器(20)和正交支路乘法器(30)輸出的結果分別進入同相支路采樣率變換模塊(21)和正交支路采樣率變換模塊(31)；同相支路采樣率變換模塊(21)和正交支路采樣率變換模塊(31)，由抽取和內插倍數可程控的積分梳狀碼速率變換濾波器和有限頻率響應抽取濾波器即FIR抽取濾波器級聯而成，同相支路采樣率變換模塊(21)和正交支路采樣率變換模塊(31)的輸出分別進入結構相同的同相支路FIR低通濾波器(22)和正交支路FIR低通濾波器(32)；同相支路FIR低通濾波器(22)和正交支路FIR低通濾波器(32)使用FIR濾波器，低通濾波后的結果進入數字AGC模塊(41)，數字AGC模塊(41)的輸出的兩路信號作為載波同步模塊(12)的輸入；
所述的載波同步模塊包括復數乘法器(50)、硬限幅器(51)、載波同步模塊乘法器(52)、載波同步模塊環路濾波器(53)和載波同步模塊NCO(54)；復數乘法器(50)輸出的實部即同相支路輸入到硬限幅器(51)進行硬限幅，虛部即正交支路輸入到載波同步模塊乘法器(52)；硬限幅器(51)的輸出一方面輸入到載波同步模塊乘法器(52)進行鑒相，另一方面作為載波同步模塊(12)輸出，輸出給位同步模塊(13)；載波同步模塊乘法器(52)，將同相支路信號硬限幅后的輸出和正交支路信號進行相乘，載波同步模塊乘法器(52)的輸出接入載波同步模塊環路濾波器(53)；載波同步模塊環路濾波器(53)使用理想一階濾波器，由兩個支路直通支路和積分支路組成，直通支路只含有一個直通支路放大器(100)，積分支路包括積分支路放大器(110)、積分支路延時單元(112)和積分支路加法器(111)組成，輸入的信號通過積分支路的放大器放大后和經過積分支路延時單元(112)延時后的結果，相加后一方面作為積分支路延時單元(112)的輸入，另一方面作為積分支路的輸出，和直通支路的輸出通過環路濾波器加法器(101)相加，兩個支路相加后的結果作為載波同步模塊環路濾波器(53)的輸出，載波同步模塊環路濾波器(53)的輸出作為載波同步模塊NCO(54)的輸入；載波同步模塊環路濾波器(53)的輸出作為載波同步模塊NCO(54)調節端的輸入，輸出的跟蹤載波進入復數乘法器(50)和輸入信號相乘；
所述的位同步模塊(13)，包括同相積分清零器(60)、中相積分清零器(70)、位同步模塊鑒相器(80)、位同步模塊環路濾波器(81)和位同步模塊NCO(82)；載波同步模塊(12)的輸出同時輸入給同相積分清零器(60)和中相積分清零器(70)，同相積分清零器(60)，輸出一方面作為位同步模塊鑒相器(80)的輸入，同時可以作為PCM數據輸出；中相積分清零器(70)的輸出作為位同步模塊鑒相器(80)的輸入；同相積分清零器(60)和中相積分清零器(70)輸出的積分結果進入位同步模塊鑒相器(80)，位同步模塊鑒相器(80)的輸出作為位同步模塊環路濾波器(81)的輸入；位同步模塊環路濾波器(81)的結構和載波同步模塊環路濾波器(53)的結構完全相同，位同步模塊環路濾波器(81)的輸出作為位同步模塊NCO(82)的輸入；位同步模塊NCO(82)的輸出一方面作為跟蹤后的PCM時鐘輸出，另一方面作為同相積分清零器和中相積分清零器清零端的輸入。
專利摘要一種用于衛星通信系統的超低碼速率PSK解調器，它由前端模數轉換A/D、數字下變頻模塊、載波同步模塊和位同步模塊組成；前端模數轉換A/D用現成產品，數字下變頻模塊、載波同步模塊和位同步模塊在FPGA中實現；其連結關系是前端模數轉換A/D的輸出連接到數字下變頻模塊，數字下變頻模塊的輸出連接到載波同步模塊、載波同步模塊的輸出連接到位同步模塊；信號走向是輸入的信號，經過調理后進入前端模數轉換A/D，前端模數轉換A/D采樣后的信號進入數字下變頻模塊進行處理，經過數字下變頻模塊處理后的信號進入載波同步模塊進行載波同步處理，載波同步模塊處理后的信號進入位同步模塊進行位同步處理，位同步模塊處理后輸出的信號即為解調器的輸出；它有實用價值和應用前景。
文檔編號H04L27/22GK201491030SQ200920110439
公開日2010年5月26日 申請日期2009年7月27日 優先權日2009年7月27日
發明者馮文全, 劉蘇瀟, 朱楠, 劉曦, 趙琦, 尹佳, 陸國雷, 孫樺, 官秀梅, 趙洪博 申請人:北京航空航天大學