專利名稱：一種基于pxi總線的誤碼率測試模塊的制作方法
技術領域：
本實用新型屬于數據傳輸及處理領域，尤其涉及一種基于PXI總線的誤碼
率測試模塊。
背景技術：
誤碼率測試模塊是通過對被測設備系統傳送有限的數據位，然后在接收端
對誤碼數據位進行計數，收到的誤碼數除以總傳送的數據位數就是誤碼率(Bit Error Rate, BER) 。 BER的準確程度隨著傳送位數的增加而增加，也就是說， 如果我們要獲得完全準確的BER那么我們需要無限的數據傳輸。但是在工程上 不可能實現無限的數據傳輸，所以通常采用下式來測試誤碼率BER-在平均間 隔時間內的誤碼個數/在平均間隔時間內傳輸信息的總數。
圖1即示出了誤碼率測試的原理，誤碼率測試模塊的工作過程可以分成以下 幾個步驟1、誤碼測試儀的圖形發生器產生原始數據，并使其通過被測設備構 成的信道輸入至被測設備的輸入端；2、被測設備輸出含有誤碼的數據流；3、 誤碼測試儀接收被測設備的數據流；4、誤碼測試儀的誤碼檢測部分將收到的數 據流與圖形發生器產生的本地數據流逐位的進行比較，并統計誤碼個數；5、誤 碼測試儀根據誤碼統計結果，計算出相應的誤碼率，并輸出誤碼指示。目前， 誤碼測試設備大多為臺式儀器，不但占用空間過大，而且無法實現系統集成。
實用新型內容
本實用新型的目的在于提供一種基于PXI總線的誤碼率測試模塊，旨在 解決現有的誤碼測試設備多為臺式儀器，造成使用時占用空間過大以及不便于系統集成的問題。
本實用新型的目的是這樣實現的
一種基于PXI總線的誤碼率測試模塊，所述模塊包括
測試數據生成器，用于產生并輸出用于測試被測設備的數字圖形數據，及 對接收的帶誤碼的數據流中的誤碼數進行統計；
控制單元，用于根據被測設備使用的通信接口類型將測試數據生成器輸出 的數字圖形數據進行成幀處理或同/異步串口轉換后輸出，及將帶誤碼的數據流 按相應的接口協議進行解幀處理或同/異步串口轉換后輸出給測試數據生成器， 并統計帶誤碼的數據流總數；
誤碼率計算單元，用于根據通過控制單元獲:f又的帶誤碼的數據流總數及誤 碼數信息計算誤碼率；
DDS，用于在控制單元的控制下為測試數據生成器提供可變時鐘的合成源；
以及
接口處理單元，用于將控制單元輸出的數字圖形數據轉換成適配于被測設 備的通信接口后傳輸給被測設備，及通過相應的通信接口接收被測設備輸出的 帶誤碼的數據流并轉換成適配于控制單元處理的格式后輸出至控制單元。
所述模塊支持的通信接口包括電信接口和數據接口 。
所述控制單元包括
El成幀器，用于按照電信接口協議對數字圖形數據進行組幀及對帶誤碼的 數據進行解幀；
同/異串口轉換器，用于按照數據接口協議對數字圖形數據及帶誤碼的數據 進行相應的同/異步串口轉換；
計數器，用于統計接收的數字圖形數據位數及輸出的帶誤碼的數據位數； EBC接口 ，用于實現控制單元與誤碼率計算單元的通信； DDS接口 ，用于實現控制單元與DDS的通信。 所述接口處理單元包括電平轉換器，用于對通過數據接口與被測設備通信的數據進行相應的電平
轉換；
編/解碼器，用于對通過電信接口接收的帶誤碼的數據流進行解碼，及對變
壓器輸出的數字圖形數據進行編碼后通過電信接口輸出給被測設備；
變壓器，用于對編/解碼器解碼后的數據流進行電壓轉換后輸出給控制單
元，及對控制單元輸出的數字圖形數據進行電壓轉換后輸出至編/解碼器。 所述模塊還包括時鐘驅動/接收器，用于在控制單元的控制下接收外時鐘信
號并進行相應的時鐘信號電平的適配轉換后輸出至控制單元，由控制單元根據
被測設備的時鐘設置將該外時鐘作為測試數據生成器固定頻率的外部時鐘源。 所述誤碼率計算單元中采用PowerPC405EP芯片作為PCI橋芯片和通信處理
芯片，并采用嵌入式VxWorks操作系統，用于完成PCI總線到本地總線EBC之
間的轉換以及通信數據的收發和誤碼率的計算。 所述控制單元采用FPGA實現。 所述測試數據生成器采用DS2174芯片實現。 所述誤碼率計算單元通過PXI總線與所集成的系統通信。 本實用新型的突出優點是本實用新型通過采用FPGA、 PowerPC405EP等芯
片分別實現控制單元、誤碼率計算單元等，可以使得芯片數量大大減少，電路
復雜程度降低，整個測試模塊體積極大減小，便于系統集成，而且采用PXI總
線結構，可以方便地集成于計算機自動測試系統中。
圖1是誤碼率測試的原理框圖2是本實用新型提供的基于PXI總線的誤碼率測試模塊的結構圖。
具體實施方式
為了使本實用新型的目的、技術方案及優點更加清楚明白，
以下結合附圖及實施例，對本實用新型進行進一步詳細說明。應當理解，此處所描述的具體 實施例僅僅用以解釋本實用新型，并不用于限定本實用新型。
圖2示出了本實用新型提供的基于PXI總線的誤碼率測試模塊的結構，為 了便于說明，僅示出了與本實用新型相關的部分，這些部分可以是硬件或者軟 硬件結合的單元。
測試數據生成器6產生用于測試被測設備的數字圖形數據輸出至控制單元 2，在傳輸過程中，控制單元2的計數器26將對測試數據生成器6輸出的數字 圖形數據的位數進行實時計數。
本實用新型中，所述誤碼率測試模塊帶有兩種接口電信接口和數據接口。 當被測設備采用電信接口接受測試時，控制單元2將控制El成幀器21將所述 測試數據生成器6輸出的數字圖形數據按接口協議組幀后輸出給接口處理單元 1，由變壓器12和編/解碼器11先后分別按接口協議對組幀后的數字圖形數據 進行變壓隔離和編碼處理后，通過電信接口將測試數據發送給被測設備，相應 的，在通過電信接口接收到被測設備輸出的帶誤碼的數據流時，編/解碼器11 和變壓器12先后分別對凄t據流進行解碼和電壓轉換處理后，由El成幀器21 對數據進行解幀，最后經計數器26將帶誤碼的數據輸出給測試數據生成器6; 當被測設備采用數據接口接受測試時，控制單元2則根據被測設備所采用的串 口協議，控制同/異串口轉換器23將所述測試數據生成器6輸出的數字圖形數 據格式轉換成與被測設備的串口適配的數據格式，再由電平轉換器13將數據的 電平轉換至與接口的電平適配時輸出給被測設備，相應的，在通過數據接口接 收到被測設備輸出的帶誤碼的數據流時，先后由電平轉換器13和同/異串口轉 換器23按接口協議對數據流進行電平轉換和串口數據格式的轉換后，經計數器 26將帶誤碼的數據輸出給測試數據生成器6。
在將帶誤碼的數據傳輸給測試數據生成器6的過程中，計數器26將對數據 的位數進行實時計數，該計數結果及上述對對測試數據生成器6輸出的數字圖 形數據的位數的計數結果都將存于寄存器24中。測試數據生成器6在收到被測設備輸出的帶誤碼的數據的數據后，將統計 出該數據流中包含的誤碼數。
誤碼率計算單元3將通過EBC接口 22從控制單元2中獲取傳輸的圖形數據 的總位數及通過控制單元2獲取測試數據生成器6統計的總誤碼數，由此計算 出被測設備的誤碼率，并基于PXI總線實現與所集成的系統之間的通信。
在上述過程中，控制單元2根據被測設備的時鐘設置選擇由可變時鐘的合 成源或者固定頻率的外部時鐘源為測試數據生成器6提供時鐘，本實用新型中， 固定時鐘信號采用2. 048MHz的恒溫晶振供給，合成時鐘源由直接數字合成 (DDS) 5芯片AD9850提供，其輸出頻率由控制單元2控制。時鐘驅動/接收器 4將在控制單元2與外時鐘源之間進行相應的時鐘信號電平的適配轉換。
在本實用新型中，上述誤碼率計算單元3中采用PowerPC405EP芯片作為 PCI橋芯片和通信處理芯片，并采用嵌入式VxWorks操作系統，完成PCI總線 到本地總線EBC之間的轉換以及通信數據的收發和誤碼率的計算功能，可以極 大地減少上層軟件的工作，而且可以在每個時鐘周期內傳出多個指令，同時操 作多個獨立運算單元，同時，該芯片還具有功耗低、實時性好的優點。
上述控制單元2則采用現場可編程門陣列(FPGA)實現，從而可以充分利 用FPGA強大的功能，將同/串口協議、El成幀、同步等功能實現在FPGA中， 使得芯片數量可以大大減少，電路復雜程度降低，整個測試模塊體積極大減小， 便于系統集成，也可以為今后的升級、維護提供了極大的方便。
上述測試數據生成器6則采用DS2174芯片實現，該芯片具有可編程的多項 式長度和反饋階數，產生偽隨機可以序列，最長序列可到232-1，可提供512 字節長度的自定義數據序列存儲器，其自帶的數據位數計數器和錯誤位計數器 均為42位，還具有軟件可插入誤碼的功能，并且收發完全獨立，其數據接口有 串行、半字節和字節三種方式，串行模式下時鐘頻率為155MHz，字節模式下為 8謹z。
此外，所述誤碼率測試才莫塊可實現通過V. 24、 V. 35、 V. 11、 El、 G.703等接口進行誤碼率測試，由于采用PXI總線結構，可以方便地集成于計算機自動 測試系統中。
以上所述僅為本實用新型的較佳實施例而已，并不用以限制本實用新型， 凡在本實用新型的精神和原則之內所作的任何修改、等同替換和改進等，均應 包含在本實用新型的保護范圍之內。
權利要求1、一種基于PXI總線的誤碼率測試模塊，其特征在于，所述模塊包括測試數據生成器，用于產生并輸出用于測試被測設備的數字圖形數據，及對接收的帶誤碼的數據流中的誤碼數進行統計；控制單元，用于根據被測設備使用的通信接口類型將測試數據生成器輸出的數字圖形數據進行成幀處理或同/異步串口轉換后輸出，及將帶誤碼的數據流按相應的接口協議進行解幀處理或同/異步串口轉換后輸出給測試數據生成器，并統計帶誤碼的數據流總數；誤碼率計算單元，用于根據通過控制單元獲取的帶誤碼的數據流總數及誤碼數信息計算誤碼率；DDS，用于在控制單元的控制下為測試數據生成器提供可變時鐘的合成源；以及接口處理單元，用于將控制單元輸出的數字圖形數據轉換成適配于被測設備的通信接口后傳輸給被測設備，及通過相應的通信接口接收被測設備輸出的帶誤碼的數據流并轉換成適配于控制單元處理的格式后輸出至控制單元。
2、 如權利要求1所述的基于PXI總線的誤碼率測試模塊，其特征在于，所述模塊支持的通信接口包括電信接口和數據接口 。
3、 如權利要求2所述的基于PXI總線的誤碼率測試模塊，其特征在于，所述控制單元包括El成幀器，用于按照電信接口協議對數字圖形數據進行組幀及對帶誤碼的 數據進行解幀；同/異串口轉換器，用于按照數據接口協議對數字圖形數據及帶誤碼的數據進行相應的同/異步串口轉換；計數器，用于統計接收的數字圖形數據位數及輸出的帶誤碼的數據位數； EBC接口 ，用于實現控制單元與誤碼率計算單元的通信； DDS接口 ，用于實現控制單元與DDS的通信。
4、 如權利要求2所述的基于PXI總線的誤碼率測試模塊，其特征在于，所 述接口處理單元包括電平轉換器，用于對通過數據接口與被測設備通信的數據進行相應的電平 轉換；編/解碼器，用于對通過電信接口接收的帶誤碼的數據流進行解碼，及對變 壓器輸出的數字圖形數據進行編碼后通過電信接口輸出給被測設備；變壓器，用于對編/解碼器解碼后的數據流進行電壓轉換后輸出給控制單 元，及對控制單元輸出的數字圖形數據進行電壓轉換后輸出至編/解碼器。
5、 如權利要求1所述的基于PXI總線的誤碼率測試模塊，其特征在于，所 述模塊還包括時鐘驅動/接收器，用于在控制單元的控制下接收外時鐘信號并進 行相應的時鐘信號電平的適配轉換后輸出至控制單元，由控制單元根據被測設 備的時鐘設置將該外時鐘作為測試數據生成器固定頻率的外部時鐘源。
6、 如權利要求1所述的基于PXI總線的誤碼率測試模塊，其特征在于，所 述誤碼率計算單元中采用PowerPC405EP芯片作為PCI橋芯片和通信處理芯片， 并采用嵌入式VxWorks操:作系統，用于完成PCI總線到本地總線EBC之間的轉 換以及通信數據的收發和誤碼率的計算。
7、 如權利要求1所述的基于PXI總線的誤碼率測試^^塊，其特征在于，所 述控制單元采用FPGA實現。
8、 如權利要求1所述的基于PXI總線的誤碼率測試模塊，其特征在于，所 述測試數據生成器采用DS2174芯片實現。
9、 如權利要求1所述的基于PXI總線的誤碼率測試模塊，其特征在于，所 述誤碼率計算單元通過PXI總線與所集成的系統通信。
專利摘要本實用新型適用于數據傳輸及處理領域，提供了一種基于PXI總線的誤碼率測試模塊，包括產生測試設備的數字圖形數據及統計誤碼數的測試數據生成器；根據被測設備使用的通信接口類型對數字圖形數據進行成幀處理或同/異步串口轉換，及對帶誤碼的數據流進行解幀處理或同/異步串口轉換，及統計帶誤碼的數據流總數的控制單元；根據帶誤碼的數據流總數及誤碼數信息計算誤碼率的誤碼率計算單元；為測試數據生成器提供可變時鐘的合成源的DDS；將控制單元與被測設備間通信的數據進行相應的接口數據轉換及處理的接口處理單元。
文檔編號H04L1/20GK201422114SQ20092007993
公開日2010年3月10日 申請日期2009年3月31日 優先權日2009年3月31日
發明者峰 高, 齊永龍 申請人:成都縱橫測控技術有限公司