專利名稱：一種時鐘信號轉換器的制作方法
技術領域：
本實用新型涉及一種本實用新型涉及一種信號轉換技術，特別是涉及一種時 鐘信號轉換器。
背景技術：
V35是同步的串行數據接口，具有高可靠的連接性，支持比異步串口(如 RS-232)更長的傳送距離和更高的數據率。它作為一種通用的對外接口技術被廣 泛使用于目前的電信接入設備。在設備內部，V35接口模塊與業務處理模塊通信 通常使用E1總線通信。E1信號為2.048M雙向對稱的連續數據流，分為32個時 隙，每個時隙對應于64K的數據。V35為附64K的數據流，N= (1-32)，即64K 至2.048M，分別對應E1的l-32個時隙。因此，需要進行V35借口與El接口的 時鐘或數據的轉換。
如圖1所示，圖1為現有技術的V35接口與E1接口轉換示意圖。當E1向V35 接口發送數據時，E1通過用于同步定位時鐘8K和工作時15鐘2. 048M把數據寫 入現場可編程門陣列內部的發送隨機存取器進行緩存，每個周期寫入若干個 時隙的數據。V35接口用V35時鐘選擇模塊103選擇的工作時鐘附64K把數據從 發送隨機存取器IOI讀出來，經過電平轉換芯片106后送到對端設備。和發送 剛好相反，V35接口用V35時鐘選擇模塊103選擇的工作時鐘的附64K把對端20 設備送過來的數據寫入接收隨機存取器102。 E1通過用于同步定位時鐘8K和 工作時鐘2.048M從FPGA內部的接收隨機存取器102讀出來，每個周期讀出若 干個時隙的數據。圖中，現有技術的時鐘轉換如下本端設備的2.048M時鐘 經過分頻鎖相環模塊104后產生M64K時鐘，并送給V35時鐘選擇模塊103. V35 時鐘選擇模塊根據單板工作模式選擇來自V35接口的附64K時鐘或者來自鎖相 環產生的^64K時鐘作為隨機存取器102的接收以及隨機存取器IOI的發送 時鐘。其中，來自V35接口的時鐘實際上是對端設備把本端設備的發送時鐘直 接返回，并未真正使用對端設提供的時鐘源。本端設備的2.048M時鐘經過分頻模塊105產生同步定位時鐘，作為E1接口的收發時鐘。由于V35接口和E1接 口轉換的所有時鐘必須由同一個時鐘源產生，才能保證每個周期E1收發的數 據量和V35收發數據量一致，從而保證轉換正常。而從上面時鐘的轉換可以看 到，由于不能把來自對端設備的附64K時鐘轉換成E1工作時鐘2.048M， El接口 的2.048M時鐘只能由本端設備供給，不能使用對端提供的時鐘，所以只能使 用本端設備的時鐘，也就是只能工作DCE模式下。
實用新型內容
本實用新型的目的在于提供一種時鐘信號轉換器，轉換V35和E1接口的時 鐘信號，以使得本端設備既可使用本端設提供的時鐘，也可使用對端提供的 時鐘。
本實用新型通過以下技術方案實現
一種時鐘信號轉換器包括CPU接口，其中，所述的轉換器包括轉換模塊、 FIFO、工作選擇模塊、時鐘模塊、自檢模塊；所述時鐘模塊連接于轉換模塊的 一端上，轉換模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端連接； 所述自檢模塊連接于工作選擇模塊的一端上，工作選擇模塊的另一端與FIFO的 一端相連，第三端與CPU接口的一端相連；所述CPU接口的第三端與FIFO相 連；
上述的時鐘信號轉換器，其中，所述的時鐘信號轉換器中的轉換模塊包括 El接口，時鐘提取模塊，HDB3解碼模塊，El解幀模塊，El成幀模塊，HDB3 編碼模塊；所述的E1接口一端與外部連接，另一端與時鐘提取模塊一端連接， 第三端與HDB3解碼模塊一端連接，時鐘提取模塊的另一端連接于El解幀模塊上， HDB3模塊的另一端與El解幀模塊相連，El解幀模塊的第三端連接至FIFO; FIFO 的另一端與El成幀模塊相連，El成幀模塊另一端與HDB3編碼模塊的一端相連， HDB3編碼模塊的另一端與外部相連；
上述的時鐘信號轉換器，其中，所述的時鐘信號轉換器中的工作選擇模塊包 括V35接口和DCE/DTE工作模式選擇模塊，所述的V35接口分別與DCE、 DTE工
作模式選擇模塊連接；
上述的時鐘信號轉換器，其中，所述的時鐘信號轉換器中的時鐘模塊包括外部晶振和鎖相環；所述的外部晶振和鎖相環依次連接；
上述的時鐘信號轉換器，其中，所述的時鐘信號轉換器中的自檢模塊包括一 個偽隨機碼發生器和一個偽隨機碼檢測器所述的偽隨機碼發生器與偽隨機碼檢 測器依次連接；
由于采用上述設計，本實用新型相比現有技術，具有以下優點
1、 本實用新型由于實現了 V35接口和E1接口的信號轉換，設備既可以工作 在DCE模式下，也可以工作在DTE模式下，使得V35接口接入的裝備更 加靈活、方便
2、 本實用新型由于設有HDB3編碼、解碼模塊，提高了時鐘提取和信號轉換 的穩定性；
3、 本實用新型由于使用了FIFO存取器，使得數據緩存使用更加方便。
圖1是現有技術的V35接口與El接口轉換示意圖2是本實用新型的結構示意圖3是本實用新型中的轉換模塊的內部結構示意圖4是V35的接口電路圖5是CPU接口寫時序參照圖6是CPU接口讀時序參照圖。
具體實施方式
以下結合附圖對本實用新型進行更為詳細的說明
參見附圖2及圖3，為本實用新型的時鐘信號轉換器的結構示意圖。
El接口完成了 El接口的時鐘提取、HDB3碼的編解碼、El數據的成幀解
幀等功能。
V35接口主要實現了 V35的速率選擇、工作模式選擇(DTE/DCE)，并準確 地實現V35的數據與FIFO中數據的轉換。
FIFO實現了 El接口數據與V35接口數據的緩存，以消除由于時鐘抖動引 起的不必要的誤碼。CPU接口用于實現對該芯片的管理。CPU通過管理接口可以設置El接口和 V35接口的工作模式；并可以讀取相關的告警信息。 CLK實現了系統時鐘的選擇。
自檢模塊由一個偽隨機碼發生器和一個偽隨機碼檢測器組成。 本實用新型提供的時鐘信號轉換器，包括CPU接口，其中，所述的轉換器 包括轉換模塊FIFO,工作選擇模塊，時鐘模塊，自檢模塊；所述時鐘模塊連接 于轉換模塊的一端上，轉換模塊的另一端與FIFO的一端相連，第三端與CPU接 口的一端連接；所述自檢模塊連接于工作選擇模塊的一端上，工作選擇模塊的另 一端與FIFO的一端相連，第三端與CPU接口的一端相連；所述CPU接口的第 三端與FIFO相連；
上述的時鐘信號轉換器，其中，所述的時鐘信號轉換器中的轉換模塊包括 El接口，時鐘提取模塊，HDB3解碼模塊，El解幀模塊，El成幀模塊，HDB3 編碼模塊；所述的E1接口一端與外部連接，另一端與時鐘提取模塊一端連接， 第三端與HDB3解碼模塊一端連接，時鐘提取模塊的另一端連接于El解幀模塊上， HDB3模塊的另一端與El解幀模塊相連，El解幀模塊的第三端連接至FIFO; FIFO 的另一端與El成幀模塊相連，El成幀模塊另一端與HDB3編碼模塊的一端相連， HDB3編碼模塊的另一端與外部相連；
上述的時鐘信號轉換器，其中，所述的時鐘信號轉換器中的工作選擇模塊包 括V35接口和DCE/DTE工作模式選擇模塊，所述的V35接口分別與DCE、 DTE工 作模式選擇模塊連接；
上述的時鐘信號轉換器，其中，所述的時鐘信號轉換器中的時鐘模塊包括外 部晶振和鎖相環；所述的外部晶振和鎖相環依次連接；
上述的時鐘信號轉換器，其中，所述的時鐘信號轉換器中的自檢模塊包括一 個偽隨機碼發生器和一個偽隨機碼檢測器；所述的偽隨機碼發生器與偽隨機碼檢 測器依次連接。
V35接口主要實現了 V35的速率選擇、工作模式選擇(DTE/DCE)，并準確地 實現V35的數據與FIFO中數據的轉換。V35接口采用ISO 2593-1984規定的機 械特性。其接口電路如圖4所示。
在本實用新型的具體實施例中，FIFO實現了 El接口數據與V35接口數據的緩存，以消除由于時鐘抖動引起的不必要的誤碼。
CPU接口用于實現對該芯片的管理。CPU通過該接口可以設置El接口和V35 接口的工作模式;并可以讀取相關的告警信息。CPU接口寫、讀時序參見附圖5、
6所示。
由于V35接口和El接口轉換的所有時鐘必須由同一個時鐘源產生，才能保 證每個周期El收發的數據量和V35收發數據量一致，從而保證轉換正常。CLK 模塊實現了系統時鐘的選擇。本設計需要一個65.536M的外部晶振。通過FPGA 固有的鎖相環4倍頻到262. 144M作為系統的基準時鐘。系統的時鐘由2M的主從 模式和V35的工作模式進行選擇。參見表一所示-
2M時鐘 模式V35工 作模式系統時鐘備注
1主時鐘DTE本振
2從時鐘DTEEl提取時鐘
3主時鐘DCEV35接收到的時鐘
4從時鐘DCEEl接口采用E1提取時鐘； V35接口采用V35接收到的 時鐘由于FIFO兩端時鐘不一 致，有可能導致誤碼。
表一
工作時，時鐘提取模塊采用數字鎖相環技術，從接收的2M數據的HDB3碼流 中提取2M時鐘，并把提取的時鐘提供給HDB3解碼和El解幀模塊。HDB3編解碼 模塊通過HDB3編解碼技術來轉換信號。
HDB3碼即三階高密度雙極性碼，其編碼規則是
1) 先將消息代碼變換成AMI碼，若AMI碼中連0的個數小于4,此時的AMI 碼就是HDB3碼；
2) 若AMI碼中連0的個數大于4，則將每4個連0小段的第4個0變換成與 前一個非0符號(+1或-l)同極性的符號，用F表示(+1 ~~^ + ^ ， -1 ~~^_ ;
3) 為了不破壞極性交替反轉，當相鄰^符號之間有偶數個非0符號時，再將該小段的第i個o變換成+s或-s, ^符號的極性與前一非符號的相反，并
讓后面的非零符號從F符號開始再交替變化。 例如
消息代碼100001000011000011
AMI跖 +1 0 0 0 0 -l 0 0 0 0 +1 -1 0 0 0 0 +1 -l
HDB3碼+1 0 0 0 +^-1 0 0 0 -^+1-1+^00+^-1+1
其解碼規則是
1) 從收到的符號序列中找到破壞極性交替的點F，可以斷定7符號及其前
面的3個符號必是連0符號，從而恢復4個連碼；
2) 再將所有的-l變換成+l后，就可以得到原消息代碼。 工作選擇模塊可以選擇DCE和DTE兩種工作模式，然后通過FIFO緩存器和
轉換模塊之間完成數據的傳輸和轉換。
時鐘模塊實現系統時鐘的選擇，通過一個65. 536M的外部晶振和鎖相環4倍
頻到262. 144M作為系統的基準時鐘。系統的時鐘由2M的主從模式和V35的工作
模式進行選擇。工作模式對應關系如下
1， 2M時鐘模式為主時鐘，V35工作模式為DTE時，系統時鐘為本振；
2， 2M時鐘模式為從時鐘。V35工作模式為DTE時，系統時鐘為El提取時鐘；
3， 2M時鐘模式為主時鐘，V35工作模式為DCE時，系統時鐘為V35接收到
的時鐘；
4， 2M時鐘模式為從時鐘，V35工作模式為DCE時，系統時鐘為El接口采用 El提取時鐘；V35接口采用V35接收到的時鐘。
CPU通過CPU接口設置El接口和V35接口的工作模式；并可以讀取相關的 告警信息。
自檢模塊啟動自檢，把偽隨機碼發生器和偽隨機碼檢測器插入到信息流中 去。并通過CPU接口把測試結果上報到管理系統。系統不需要外部測試儀表就可 以測試信號通道中的誤碼情況。
由此，完成了 V35接口和E1接口之間的時鐘信號的轉換。
權利要求1.一種時鐘信號轉換器包括CPU接口，其特征在于所述的轉換器包括轉換模塊，FIFO，工作選擇模塊，時鐘模塊，自檢模塊；所述時鐘模塊連接于轉換模塊的一端上，轉換模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端連接；所述自檢模塊連接于工作選擇模塊的一端上，工作選擇模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端相連；所述CPU接口的第三端與FIFO相連。
2. 根據權利要求1所述的時鐘信號轉換器，其特征在于所述的時鐘信號轉換器中的轉換模塊包括E1接口，時鐘提取模塊，HDB3解碼模塊，El解幀模塊，El成幀模塊，HDB3編碼模塊；所述的E1接口一端與外部連接，另一端與時鐘提取模塊一端連接，第三端與HDB3解碼模塊一端連接，時鐘提取模塊的另一端連接于E1解幀模塊上，HDB3模塊的另一端與E1解幀模塊相連，El解幀模塊的第三端連接至FIFO; FIFO的另一端與El成幀模塊相連，El成幀模塊另一端與HDB3編碼模塊的一端相連，HDB3編碼模塊的另一端與外部相連。
3. 根據權利要求1所述的時鐘信號轉換器，其特征在于所述的時鐘信號轉換器中的工作選擇模塊包括V35接口和DCE/DTE工作模式選擇模塊，所述的V35接口分別與DCE、 DTE工作模式選擇模塊連接。
4. 根據權利要求1所述的時鐘信號轉換器，其特征在于所述的時鐘信號轉換器中的時鐘模塊包括外部晶振和鎖相環；所述的外部晶振和鎖相環依次連接。
5. 根據權利要求1所述的時鐘信號轉換器，其特征在于所述的時鐘信號轉換器中的自檢模塊包括一個偽隨機碼發生器和一個偽隨機碼檢測器；所述的偽隨機碼發生器與偽隨機碼檢測器依次連接。
專利摘要本實用新型公開了一種時鐘信號轉換器，它包括CPU接口、轉換模塊、FIFO、工作選擇模塊、時鐘模塊、自檢模塊，該時鐘模塊連接于轉換模塊的一端上，轉換模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端連接；該自檢模塊連接于工作選擇模塊的一端上，工作選擇模塊的另一端與FIFO的一端相連，第三端與CPU接口的一端相連；該CPU接口的第三端與FIFO相連；采用上述時鐘信號轉換器，使設備既可以工作在DCE模式下，也可以工作在DTE模式下，使得V35接口接入的裝備更加靈活、方便。
文檔編號H04W88/08GK201403207SQ20092006870
公開日2010年2月10日 申請日期2009年3月12日 優先權日2009年3月12日
發明者李華剛 申請人:上海科泰信息技術有限公司