專利名稱：一種用于同軸視控的解碼器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及視頻通信領(lǐng)域，尤其是安防監(jiān)控系統(tǒng)中的視頻控制。
背景技術(shù)：
視頻監(jiān)控攝像機在安防監(jiān)控領(lǐng)域具有非常重要的地位，是視頻監(jiān)控中的主要設(shè)備。在實 際應(yīng)用中，控制設(shè)備需要與攝像機進行實時的通信，通常該通信需要使用專門的通信線路， 如RS485， RS422等。同軸視控是一種將通信信號疊加在視頻信號之上，實現(xiàn)一起傳輸?shù)耐ㄐ?方式。將視頻信號連接至控制設(shè)備，控制設(shè)備將通信信號疊加在視頻信號的場消隱期間，攝 像機端裝有相應(yīng)的解碼器，將通信信號解碼后，用于攝像機設(shè)備的控制。與傳統(tǒng)的通信方式 相比，該方法省去了專門的通信線路，節(jié)約了成本，提高了系統(tǒng)的可靠性。同軸視控技術(shù)在 國外應(yīng)用較為廣泛，特別是歐洲，在國內(nèi)也有視頻設(shè)備采用該技術(shù)。
同軸視控通常是單向通信方式，在控制設(shè)備端的編碼器，技術(shù)實現(xiàn)相對簡單，但是攝像 機端的解碼器，是同軸視控技術(shù)實現(xiàn)的關(guān)鍵，目前同軸視控解碼器基本采用硬件電路實現(xiàn)， 如疊加載波方式的同軸視控解碼器，其硬件電路實現(xiàn)是用分立器件載波調(diào)諧的方式來實現(xiàn)數(shù) 據(jù)解碼。這種方式受電路的影響較大，如會受到溫度的影響而導(dǎo)致誤碼率增加；對于不同的 協(xié)議，需要調(diào)整硬件電路參數(shù)，自適應(yīng)性差。因此開發(fā)具有穩(wěn)定可靠，自適應(yīng)性強的解碼器 ，是同軸視控技術(shù)應(yīng)用的一個關(guān)鍵因素。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種穩(wěn)定可靠且自適應(yīng)性強的同軸視控解碼器。 為了實現(xiàn)上述目標(biāo)，本發(fā)明解決問題所采用的技術(shù)方案是采用基于數(shù)字信號處理的嵌 入式系統(tǒng)，將視頻信號數(shù)字化，用數(shù)字信號處理算法抽取疊加在視頻信號中的通信數(shù)據(jù)。在 數(shù)據(jù)采樣過程中，利用視頻同步分離器及邏輯電路，控制A/D轉(zhuǎn)換器，使得只采集視頻信號 中疊加有同軸視控協(xié)議載波部分的信號。通過數(shù)字信號處理算法，嵌入式處理器能夠解碼出 疊加在視頻信號中的同軸視控的通信數(shù)據(jù)，并將數(shù)據(jù)傳給攝像機或下一級控制器。
所述的嵌入式系統(tǒng)包括嵌入式處理器、A/D轉(zhuǎn)換器、通信接口、時鐘發(fā)生器及存儲器等 。嵌入式處理器是整個系統(tǒng)的核心。A/D轉(zhuǎn)換器將視頻信號數(shù)字化后與嵌入式處理器接口，嵌入式處理器通過內(nèi)部的DMA將數(shù)據(jù)采集成存儲器。通信接口用于將解碼后的數(shù)據(jù)輸出，該 接口可以與攝像機直接接口，或者與下一級的控制器接口。時鐘發(fā)生器一方面提供嵌入式處 理器時鐘源，另一方面還提供A/D轉(zhuǎn)換器的采樣時鐘。存儲器包括FLASH存儲器與SDRAM存儲 器兩部分，前者用于存儲程序，后者用于程序運行及數(shù)據(jù)存放。
所述的數(shù)據(jù)采樣，是利用視頻同步分離器和邏輯電路，產(chǎn)生A/D轉(zhuǎn)換器的使能信號，使 得數(shù)據(jù)采樣僅限于采集視頻信號中疊加有同軸視控協(xié)議載波部分的信號，這樣就大大減少了 數(shù)據(jù)的采集量，從而減輕嵌入式處理器的數(shù)據(jù)處理量，降低對存儲器容量的要求，提高了處 理效率。
所述的數(shù)字信號處理算法是針對同軸視頻協(xié)議的一組程序集合，用于對采集進存儲器的 數(shù)據(jù)進行預(yù)處理及數(shù)據(jù)解碼等。對于不同的同軸視控協(xié)議只需開發(fā)相應(yīng)的數(shù)字信號處理算法 即可實現(xiàn)，無需調(diào)整外圍電路參數(shù)就能自適應(yīng)各種不同的同軸視控協(xié)議。
本發(fā)明具有的有益效果是，采用嵌入式數(shù)字解決方案，相比傳統(tǒng)的硬件模擬電路解決方 案，受環(huán)境的影響小，更具有穩(wěn)定可靠性。另一方面由于數(shù)據(jù)解碼依靠數(shù)字信號處理算法， 不再依賴于硬件電路參數(shù)，對于不同的同軸視控協(xié)議，只需開發(fā)新的算法或者修改原有算法 即能實現(xiàn)，自適應(yīng)性更強。系統(tǒng)電路采用集成電路，因此還具有集成度高，電路簡潔等特點 ，可以把本發(fā)明作為同軸視控應(yīng)用的通用解碼器。
圖l是本發(fā)明的系統(tǒng)結(jié)構(gòu)示意圖。 圖2是數(shù)字信號處理算法流程圖。
圖中標(biāo)號l嵌入式處理器，2時鐘發(fā)生器，3通信接口， 4 FLASH存儲器，5 SDRAM存儲 器，6視頻輸入，7視頻同步分離器，8邏輯電路，9 A/D轉(zhuǎn)換器，IO電源電路。
具體實施例方式
如圖1示，視頻輸入即為系統(tǒng)的輸入，輸出為解碼后的通信數(shù)據(jù)。視頻輸入分兩路，一 路連接A/D轉(zhuǎn)換器，另一路連接視頻同步分離器。視頻信號經(jīng)過視頻同步分離器后得到視頻 信號的行場同步信號，邏輯電路根據(jù)該行場同步信號產(chǎn)生一個使能信號，該使能信號控制 A/D轉(zhuǎn)換器的數(shù)據(jù)采集。嵌入式處理器是本解碼器的核心，除了與A/D轉(zhuǎn)換器接口外，還包括 FLASH存儲器、SDRAM存儲器及通信接口等。嵌入式處理器對采集成存儲器的數(shù)據(jù)進行數(shù)字信 號處理，實現(xiàn)同軸視控信號的解碼，并將解碼出來的數(shù)據(jù)通過通信接口輸出。時鐘發(fā)生器分
4別與A/D轉(zhuǎn)換器與嵌入式處理器相連，電源電路為整個系統(tǒng)供電。
視頻輸入信號一般為復(fù)合視頻信號，模擬信號，輸入阻抗設(shè)計為75歐姆，使1.0uF的陶 瓷電容隔直后輸入。
視頻同步分離器主要是將復(fù)合視頻信號中的同步信號提取出來，該同步信號的提取可以 采用分立元件來檢測同步信號，也可以用集成芯片來實現(xiàn)，相比之下，采用集成芯片對于同 步信號的檢測更為可靠，本設(shè)計中采用NI公司的LM1881視頻同步分離器，能夠自動識別復(fù)合 視頻的制式，輸出視頻信號的行場同步信號，還包括奇偶場信號等。
邏輯電路以視頻信號的場同步信號為參考，輸出一個使能信號，該使能信號控制A/D轉(zhuǎn) 換器的數(shù)據(jù)采樣，同時該使能信號與疊加在視頻信號中的載波信號一致，由于不同的同軸視 控協(xié)議載波信號疊加在視頻信號的位置稍有不同，因此該使能信號比載波長度略長，以滿足 不同協(xié)議的應(yīng)用。在本設(shè)計中，邏輯電路用CPLD實現(xiàn)，采用Xilinx公司的XC9532XL，該邏輯 電路的輸入信號是從LM1881的場同步信號，輸出信號是以場同步信號為參考， 一個寬度為 1.28ms的脈沖信號，相當(dāng)于PAL制復(fù)合視頻，20行的寬度。
A/D轉(zhuǎn)換器采用8位數(shù)據(jù)精度，并口輸出，在本設(shè)計中采用ADI公司的AD9281 A/D轉(zhuǎn)換芯 片，芯片的第28引腳與邏輯電路產(chǎn)生的使能信號相連，只在信號使能的時候輸出數(shù)據(jù)。采樣 頻率為2. O腿z，該采樣頻率由載波頻率及數(shù)字信號處理算法決定。
嵌入式處理器本解碼器的核心，不但負(fù)責(zé)采集由A/D轉(zhuǎn)換器過來的數(shù)據(jù)，還負(fù)責(zé)將這些 數(shù)據(jù)作進一步的數(shù)字信號處理，將疊加在視頻數(shù)據(jù)上的通信數(shù)據(jù)解碼出來，并將這些數(shù)據(jù)通 過通信接口輸出。在本發(fā)明中采用高性能的數(shù)字信號處理芯片ADSP-BF531作為嵌入式處理器 ，該處理器具有8位寬度的PPI總線，支持DMA方式，可以與A/D轉(zhuǎn)換器的輸出接口，異步串口 可以作為通信接口輸出解碼數(shù)據(jù)。同時該處理器還具有外部數(shù)據(jù)總線，可以連接FLASH存儲 器與SDRAM存儲器，以存儲和運行程序以及存放數(shù)據(jù)之用。內(nèi)部大容量的高速緩存為快速的 數(shù)字信號處理算法提供了可能性。
通過數(shù)字信號處理算法實現(xiàn)對疊加在視頻信號中通信數(shù)據(jù)的解碼是本發(fā)明的一個關(guān)鍵。 在本設(shè)計中，對于疊加載波方式的同軸視控，采用的數(shù)字信號處理算法如圖2所示，系統(tǒng)初 始化好后，數(shù)據(jù)采樣開始，視頻數(shù)據(jù)以幀的方式通過嵌入式處理器采集成存儲器，當(dāng)采集好 一幀數(shù)據(jù)后，先用數(shù)字濾波器對整幀數(shù)據(jù)進行濾波，濾波的目的是盡量剔除載波信號以外的 成分，包括直流成分，同步脈沖等。由于不同的同軸視控協(xié)議疊加的載波位置稍有不同，因 此還需要載波定位，即對數(shù)據(jù)幀中載波的位置進行搜索，找出載波的起始點位置，然后用 FFT算法計算特征載波的能量值，比較這些特征載波能量值，就能解碼出各個比特位的信息。將整段載波進行解碼，即得到解碼后的數(shù)據(jù)，通過通信接口，將該數(shù)據(jù)輸出。
時鐘發(fā)生器主要給A/D轉(zhuǎn)換器與嵌入式處理器提供運行時鐘，其中A/D轉(zhuǎn)換器的輸入采樣
時鐘為2. 0腿z，嵌入式處理器的輸入時鐘為27. O腿z。
電源電路為系統(tǒng)提供電源，本設(shè)計中輸入電壓為7.5V，輸出電壓分別為5.0V和3.3V。 上述的具體實施方式
用來解釋說明本發(fā)明，而不是對本發(fā)明進行限制，在本發(fā)明權(quán)利要
求的保護范圍內(nèi)，對本發(fā)明做出的任何修改和改變，都落入本發(fā)明的保護范圍。
權(quán)利要求
1.一種用于同軸視控的解碼器，其特征在于采于基于數(shù)字信號處理的嵌入式解決方案，將視頻信號數(shù)字化后采集進存儲器，由嵌入式數(shù)字信號處理器分析處理，抽取出疊加于視頻信號的通信數(shù)據(jù)，實現(xiàn)同軸視控的解碼。根據(jù)權(quán)利要求1所述的用于同軸視控的解碼器，其特征在于同軸視控的信號解碼采用數(shù)字信號處理算法。根據(jù)權(quán)利要求1所述的用于同軸視控的解碼器，其特征在于視頻信號數(shù)據(jù)采集是由視頻同步分離器與邏輯電路控制，只采集視頻信號中疊加有載波信號部分的數(shù)據(jù)。
全文摘要
本發(fā)明是一種用于同軸視控的解碼器。采用了數(shù)字信號處理的嵌入式解決方案，利用視頻同步分離器與控制邏輯電路，將視頻信號中疊加有同軸視控載波信號部分通過A/D轉(zhuǎn)換器數(shù)字化后，采集進存儲器內(nèi)部，再用數(shù)字信號處理算法抽取出其中的通信數(shù)據(jù)，實現(xiàn)同軸視控的解碼。本解碼器兼容性好，能自適應(yīng)各種同軸視控協(xié)議，電路穩(wěn)定性好，受應(yīng)用環(huán)境溫度影響小，此外還具有集成度高，電路簡潔等特點，可以作為同軸視控應(yīng)用的通用解碼器。
文檔編號H04N7/10GK101568021SQ20091030260
公開日2009年10月28日 申請日期2009年5月25日 優(yōu)先權(quán)日2009年5月25日
發(fā)明者潘亞君 申請人:潘亞君