幅度鍵控調制信號的解調電路的制作方法

專利名稱：幅度鍵控調制信號的解調電路的制作方法
技術領域：
本發明涉及一種幅度鍵控(ASK)調制信號的解調電路，具體涉及一種。
背景技術：
近年來，隨著兼容IS0-14443TYPE A的非接觸射頻卡應用的擴展，越來越多的領域 開始使用這種類型的非接觸射頻卡，例如門禁，小額支付，交通，紀念品等。由于應用領域 的擴展，卡片的使用環境也變得多樣化，各種不同的讀卡機以及應用環境對卡片的兼容性 能提出了很高的要求，這種要求轉化到芯片設計的角度來說就是對芯片模擬前端設計的要 求，其中包括了對芯片端口特性，上電復位電平，整流電壓穩定性，時鐘提取能力，信號解調 能力，返回調制深度等諸多方面的要求。本發明所涉及的，即是信號解調能力方面的內容。 解調器在非接觸射頻卡前端中的作用在于從讀卡機發射的載波當中分辨出幅度鍵控調制 方式所產生的凹槽，并將其轉化為數字電路可以辨別的數字信號，供后繼處理使用。由于解 調器承擔著讀卡機向卡方向的的信息辨別作用，所以其可靠的性能是對整個非接觸射頻卡 的性能來講是十分重要的。描述幅度鍵控調制信號解調電路的性能的參數主要有靜態功耗，解調速度，動態 范圍，對信號邊沿敏感度，解調靈敏度，集成難以度等方面。由于這些參數是相互影響相互 制約的，所以采用一種折中的方案來獲得更高的整體性能是解調電路的設計難點。根據調 研的結果，圖1所示的R-C延遲式解調電路是一種典型的電路結構。這種電路擁有結構簡 單，功耗低，解調靈敏度較高，易于集成等優點，但是缺陷是在較大磁場條件下，解調電路會 出現嚴重的靈敏度降低甚至無法解調的情況。而在目前的市場應用中，很多讀卡器由于空 間限制或小型化的原因，需要采用非常小的發射線圈，這會造成在貼近天線的近場區域的 磁場強度達到很大的數值，進而使采用傳統R-C延遲式解調電路的卡片出現無法解調讀卡 機信號的情況出現，嚴重影響卡片使用的兼容性。為了保證卡片能在各種條件下都能正確 解調讀卡機信號，對解調電路必須具備高動態范圍有明確的需求。

發明內容
本發明所要解決的技術問題是提供一種幅度鍵控調制信號的解調電路，該解調電 路能解調高動態范圍的幅度鍵控調制信號。為解決上述技術問題，本發明的幅度鍵控調制信號的解調電路包含整流電路、遲 滯比較器、第一電阻、第二電阻、第三電阻、第一 MOS管、第二 MOS管、第三MOS管、第四MOS 管、第五MOS管、第六MOS管、第一電容和第二電容；第一電阻的一端連接整流電路的輸出 端，另一端連接第二電阻的一端，第二電阻的另一端接遲滯比較器的正輸入端；第一 MOS 管、第四MOS管、第五MOS管和第六MOS管的柵極均與各自的漏極相連接；第一 MOS管的漏 極接受外來電流源的輸入信號，其柵極同時連接第二 MOS管的柵極和第三MOS管的柵極，其 源極與第二 MOS管的源極和第三MOS管的源極相連接后接整流參考地；第四MOS管的漏極 接在第一電阻和第二電阻之間，其源極接第二 MOS管的漏極；第六MOS管的漏極接在第一電阻和第二電阻之間，其源極與第五MOS管的漏極相連接，第五MOS管的源極與第三MOS管 的漏極相連接；第三電阻的一端連接在第一電阻和第二電阻之間，另一端連接整流參考地； 第一電容的一端同時連接在遲滯比較器的負輸入端與所述第一電阻和第二電阻之間，另一 端連接整流參考地；第二電容的一端連接遲滯比較器的正輸入端，另一端連接整流參考地。與背景技術相比，本發明有以下優點傳統的R-C延遲式解調電路在大磁場條件 下由于遲滯比較器不能正常工作，造成解調靈敏度降低甚至不能解調。而在本發明中，由 于兩個MOS管串組成的可變電阻在大場強條件下能夠調節輸入到遲滯比較器信號的電平， 使遲滯比較器始終工作在正常的狀態下，保證了解調電路在整個動態范圍內均能良好的工 作。


下面結合附圖和具體實施方式
對本發明作進一步詳細的說明圖1是傳統的的R-C延遲式解調電路的電路示意圖；圖2是本發明的幅度鍵控調制信號的解調電路的電路示意圖。實施方式本發明的幅度鍵控調制信號的解調電路(見圖2)，包含整流電路、遲滯比較器 CMPl、電阻 R1、電阻 R2、電阻 R3、MOS 管 Ml、MOS 管 M2、MOS 管 M3、MOS 管 M4、MOS 管 M5、MOS 管M6、電容Cl和電容C2 ；電阻Rl的一端連接整流電路的輸出端，另一端連接電阻R2的一 端，電阻R2的另一端接遲滯比較器的正輸入端；MOS管M1、M0S管M4、M0S管M5和MOS管M6 的柵極均與各自的漏極相連接；MOS管Ml的漏極接受外來電流源的輸入信號，其柵極同時 連接MOS管M2的柵極和MOS管M3的柵極，其源極與MOS管M2的源極和MOS管M3的源極相 連接后接整流參考地；MOS管M4的漏極接在電阻Rl和電阻R2之間，其源極接MOS管M2的 漏極；MOS管M6的漏極接在電阻Rl和電阻R2之間，其源極與MOS管M5的漏極相連接，MOS 管M5的源極與MOS管M3的漏極相連接；電阻R3的一端連接在電阻Rl和電阻R2之間，另 一端連接整流參考地；電容Cl的一端同時連接在遲滯比較器的負輸入端與電阻Rl和電阻 R2之間，另一端連接整流參考地；電容C2的一端連接遲滯比較器的正輸入端，另一端連接 整流參考地。本發明中的全橋整流電路RECl為可以實現全波整流的所有電路，而不局限于 一種特定的電路；電容Cl，電容C2的實現可以采用兼容CMOS工藝的任何種類的電容器；電 阻R1，電阻R2的實現也可以采用兼容CMOS工藝的任何種類的電阻；遲滯比較器CMPl可以 采用滿足遲滯量要求的任何結構的遲滯比較器。MOS管(M3)的寬長比大于MOS管(M2)的 寬長比，而MOS管(M2)的寬長比大于MOS管(Ml)的寬長比。MOS管(M2)的寬長比可為MOS 管(Ml)寬長比的10-40倍，MOS管(M3)的寬長比可為第一 MOS管(Ml)寬長比的40-100 倍。一具體實施例中，該解調電路所用的元器件均集成在芯片上，所用的元器件的參 數可為該實施例中MOS管MUMOS管M2、M0S管M3、M0S管M4、M0S管M5和MOS管M6均為 NMOS 管，MOS 管■、]\ 5管112、]\ )5管13 的寬長比分別為 2，40，100 ；MOS 管 M4、M0S 管 M5 和 MOS管M6的寬長比均為10 ；電阻R1，電阻R2，電阻R3的電阻值分別為lOOKohm，200Kohm和 IOOKohm ；電容Cl，電容C2的電容值分別為1. 8pF和4. 7pF ；遲滯比較器CMPl的遲滯量為 80mV。
本發明的解調電路工作時，整流信號輸入端(即整流電路輸出端)接受來自整流 電路(該實施例中為全波整流器RECl，用于將交流信號轉化為直流信號)的整流信號，偏置 電流輸入端連接IuA的電流輸入，該解調電路因得到整流信號和偏置電流而工作。全波整流器RECl整流輸出的信號從電阻Rl的左端輸入。在場強較小的情況下， 由MOS管M2，MOS管M4組成的MOS管串上端電壓沒有達到MOS管M2的飽和電壓與MOS管 M4的閾值電壓的和，MOS管M3，M0S管M5，M0S管M6組成的MOS管串上端電壓沒有達到MOS 管M3的飽和電壓，MOS管M5的閾值電壓以及MOS管M6的閾值電壓之和，所以這兩個MOS管 串在此時不起作用，檢波功能完全由電阻R3和電容Cl構成的并聯網絡完成，這個檢波電路 可以看作一個的低通濾波器。經過檢波后的信號一路直接送入遲滯比較器CMPl的負端，一 路經過由電阻R2與電容C2所構成的低通濾波器濾波后送入遲滯比較器CMPl的正端。由 于進入遲滯比較器CMPl正端的信號與直接檢波得到的信號相比又經過了一次低通濾波， 所以信號的變化相比直接檢波得到的信號有所延遲。在初始情況下，遲滯比較器CMPl的輸 出為低電平。在幅度鍵控的凹槽來到時，直接檢波得到的信號即遲滯比較器CMPl的負端電 壓會下降，而經過低通濾波后的信號即遲滯比較器CMPl的正端電壓下降會有所延遲，所以 會造成此刻正端電壓高于負端電壓，解調輸出端呈現高電平，表示幅度鍵控的凹槽到來；在 幅度鍵控的凹槽恢復時，直接檢波得到的信號即遲滯比較器CMPl的負端電壓會上升，而經 過低通濾波后的信號即遲滯比較器CMPl的正端電壓由于延遲依然維持在低電平，造成此 刻正端電壓低于負端電壓，解調輸出端呈現低電平，表示幅度鍵控凹槽結束，一個完整的解 調過程完成。隨著場強的上升，由MOS管M2，M0S管M4組成的MOS管串上端電壓會逐漸升高，當 電壓升高到大于MOS管M2的飽和電壓與MOS管M4的閾值電壓的和，該MOS管串將導通，其 導通電流受MOS管M2控制，而MOS管Ml和MOS管M2組成了電流鏡結構，由于MOS管M2的 寬長比是MOS管Ml寬長比的20倍，所以此時流過MOS管M2漏極和源級之間的電流為20uA。 這樣會在第一電阻Rl上造成額外的壓降，使MOS管串上端的電平依然維持在較低的水平， 從而保證遲滯比較器的正常工作。隨著場強進一步上升，整流輸入信號的驅動進一步加強，MOS管串上端的電壓會繼 續上升，當該電壓大于MOS管M3的飽和電壓，MOS管M5的閾值電壓以及MOS管M6的閾值 電壓之和時，由MOS管M3，MOS管M5以及MOS管M6組成的MOS管串開始導通，其導通電流 受MOS管M3控制，而MOS管Ml和MOS管M3組成了電流鏡結構，由于MOS管M3的寬長比是 MOS管Ml寬長比的50倍，所以此時流過MOS管M3漏極和源級之間的電流為50uA，加上由 MOS管M2，M0S管M4組成的MOS管串上導通的20uA電流，總的導通電流會達到70uA。由于 有電阻Rl的存在，70uA的泄電流足以在大場強條件下將兩個MOS管串上端的電壓維持在 MOS管M3的飽和電壓，MOS管M5的閾值電壓以及MOS管M6的閾值電壓之和的水平上，這個 電平通常低于遲滯比較器CMPl所能工作的最大共模電平。這保證了在一個大動態范圍區 間里，輸入到遲滯比較器CMPl中的電平均能維持其正常工作。除了上述的作用以外，兩個MOS管串的作用還在于，在大場強條件下，幅度鍵控的 產生的凹槽會使兩個MOS管串上端的電平下降，而由于MOS管串的泄流作用，電平下降的 斜率增大，客觀上降低了遲滯比較器CMPl分辨正、負輸入端電平差異的難度，而隨著電壓 的下降，MOS管M3, MOS管M5以及MOS管M6組成的MOS管串禾P MOS管M2, MOS管M4組成的MOS管串相繼停止泄流，這將防止輸入到遲滯比較器CMPl的信號過低，低于遲滯比較器 CMPl的最低工作電平而失效。綜上，本實施例能通過簡單的電路實現在大動態范圍內對幅度鍵控信號的正確解 調，本發明的解調電路具有優良的性能現以比較采用0. 18um CMOS工藝制造的本實例的 解調電路與具有相同制造工藝的傳統解調電路之間的性能比較說明之。由表1可以看出， 在相同的制造工藝下，本實施例的解調器在很寬的載波幅度內具有優良的解調能力，同時 依然保留了傳統解調器功耗低，集成面積小的優點。和傳統解調器相比，適合更為復雜苛刻 的解調環境。表 權利要求
1.一種幅度鍵控調制信號的解調電路，包含整流電路和遲滯比較器，其特征在于所 述解調電路還包含第一電阻(R1)、第二電阻(R2)、第三電阻(R3)、第一 MOS管(Ml)、第二 MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第五MOS管(M5)、第六MOS管(M6)、第一電 容(Cl)和第二電容(以)；所述第一電阻的一端連接所述整流電路的輸出端，另一端連接所 述第二電阻的一端，所述第二電阻的另一端接所述遲滯比較器的正輸入端；所述第一 MOS 管(Ml)、第四MOS管(M4)、第五MOS管(M5)和第六MOS管(M6)的柵極均與各自的漏極相 連接；所述第一 MOS管(Ml)的漏極接受外來電流源的輸入信號，其柵極同時連接所述第二 MOS管(M2)的柵極和第三MOS管(M3)的柵極，其源極與所述第二 MOS管(M2)的源極和第 三MOS管(ΙΟ)的源極相連接后接整流參考地；所述第四MOS管(M4)的漏極接在所述第一 電阻(Rl)和第二電阻(R2)之間，其源極接所述第二 MOS管(M2)的漏極；所述第六MOS管 (M6)的漏極接在所述第一電阻和第二電阻之間，其源極與所述第五MOS管(M5)的漏極相連 接，所述第五MOS管(M5)的源極與所述第三MOS管(M3)的漏極相連接；所述第三電阻(R3) 的一端連接在所述第一電阻(Rl)和所述第二電阻(似)之間，另一端連接整流參考地；所述 第一電容(Cl)的一端同時連接在所述遲滯比較器的負輸入端與所述第一電阻(Rl)和所述 第二電阻(似)之間，另一端連接整流參考地；所述第二電容(以)的一端連接所述遲滯比較 器的正輸入端，另一端連接整流參考地；所述第三MOS管(Μ3)的寬長比大于所述第二 MOS 管(Μ2)的寬長比，而所述第二 MOS管(Μ2)的寬長比大于所述第一 MOS管(Ml)的寬長比。
2.根據權利要求1所述的解調電路，其特征在于所述整流電路為全橋整流電路。
3.根據權利要求1所述的解調電路，其特征在于所述第一MOS管(Ml)、第MOS管 (M2)、第三MOS管(M3)、第四MOS管(M4)、第MOS管(M5)和第六MOS管(M6)為NMOS管，所 述第二 MOS管(M2)的寬長比是所述第一 MOS管(Ml)寬長比的10-40倍，所述第三MOS管 (M3)的寬長比是所述第一 MOS管(Ml)寬長比的40-100倍。
4.根據權利要求3所述的解調電路，其特征在于所述第MOS管(M2)的寬長比是所述 第一 MOS管(Ml)寬長比的20倍，所述第三MOS管(M3)的寬長比是所述第一 MOS管(Ml) 寬長比的50倍。
全文摘要
本發明公開了一種幅度鍵控調制信號的解調電路。在該解調電路包括整流電路、遲滯比較器CMP1、電阻R1、電阻R2、電阻R3、MOS管M1、MOS管M2、MOS管M3、MOS管M4、MOS管M5、MOS管M6、電容C1和電容C2，其組成了兩個MOS管串的結構。由于本發明的解調電路中兩個MOS管串組成的可變電阻在大場強條件下能夠調節輸入到遲滯比較器信號的電平，使遲滯比較器始終工作在正常的狀態下，保證了解調電路在整個動態范圍內均能良好的工作。
文檔編號H04L27/06GK102111108SQ200910202020
公開日2011年6月29日 申請日期2009年12月24日 優先權日2009年12月24日
發明者倪昊, 景一歐, 陳永耀 申請人:上海華虹集成電路有限責任公司