專利名稱：：真三維成像引擎系統及投影方法
技術領域：
：本發明屬于立體顯示
技術領域：
，涉及真三維立體成像三維體素(voxel)的高速傳輸、實時處理和精確投影。
背景技術：
：隨著科學技術的不斷發展，人們已不再滿足于二維的平面顯示，開始追求三維的立體顯示。計算機性能和處理速度的大大提高，使三維顯示技術取得突破發展，目前一種比較新的三維顯示技術就是真三維立體顯示技術。這一技術綜合應用計算機圖形學、圖像處理、計算機視覺、計算機輔助設計和人機交互技術等多個學科，從根本上更新了二維信息顯示的概念，對信息顯示技術的發展具有顛覆性影響。這項技術使被顯示物體的三維圖像栩栩如生，向觀看者提供了完備的心理和生理的三維感知信息，為理解三維圖像和其中物體之間的空間關系提供了獨特的手段，因而具有極高的科學、社會和商業價值。而在真三維顯示中，最核心的技術是一種被稱為真三維成像引擎(Engine)的技術。所謂真三維成像引擎，是借用了機器工業的術語引擎，表明其在整個三維顯示系統中的核心地位。可以把三維引擎理解為三維應用中核心的可重用模塊。它是一套為三維應用而開發的核心工具，包括軟件和硬件，是許多核心技術及通用功能的集成工具包，開發時，引用其框架可以衍生出來不同的具體應用。簡單來說，就是能夠生成三維體素或三維體元(voxel)的系統或裝置，包括軟件和硬件。現階段，在真三維體顯示技術中的真三維成像引擎大都基于TI的數字光處理DLP(digitallightprocess)技術。數字光處理技術是以一款數字微鏡(digitalmechanicaldevice,DMD)芯片為中心，通過數據通信、存儲、處理技術，結合FPGA、DSP微處理控制器來實現圖像、視頻的顯示或投影的，通常應用在投影系統、高清顯示、數字顯示等系統中。但目前的數字光處理這種通用技術及其相關產品都無法滿足真三維顯示對海量數據(超億體元)高速傳輸、實時處理、精確控制要求，例如TI的Discovery系列DLP工具包。此外有些三維引擎過于累贅，將數字微鏡開發工具和專用功能板分離，不便于在真三維顯示系統中集成，例如德國vialux公司的ALP系列功能板。
發明內容本發明目的是根據真三維立體顯示的要求，在TI數字微鏡技術的基礎上，設計專用的適用于真三維顯示領域的8級灰度彩色及真三維成像引擎系統和投影方法。為達成所述目的，本發明的第一方面，提供一種真三維成像引擎系統該系統含有計算機和引擎硬件，其中計算機將三維模型數據庫中的三維模型數據切成不同角度的多幅二值切片圖像，再將多幅二值切片圖像編碼合成為一幅彩色三維顯示圖像；數字微鏡真三維成像引擎與計算機連接，數字微鏡真三維成像引擎接收彩色三維顯示圖像，并將彩色三維顯示圖像解碼生成要顯示的三維模型二值切片圖像，再將三維模型二值切片圖像生成數字光信號，再利用數字光信號轉變成數字投影圖像。為達成所述目的，本發明的第二方面，提供一種真三維成像引擎的數字圖像投影方法，該投影方法的步驟如下步驟SIO:啟動真三維成像引擎系統，計算機啟動三維模型數據庫并準備加載三維數據，此時對數字微鏡真三維成像引擎的投影模式進行選擇，如果選擇數字視頻模式，則執行步驟S20;如果選擇USB模式，則執行步驟S30;步驟S20:當真三維成像引擎系統判斷為數字視頻模式時，計算機利用三維數據處理庫的圖像處理功能對三維模型的二值切片圖像進行編碼處理生成彩色三維顯示圖像，將彩色三維顯示圖像傳輸給數字微鏡真三維成像引擎；步驟S30:當真三維成像引擎系統判斷為USB模式時，三維數據處理庫中的三維模型的切片數據下載至數字微鏡真三維成像引擎上的存儲器中以備顯示；步驟S40:數字微鏡真三維成像引擎接收數字視頻接口組件的傳輸數據后，判斷由計算機編碼處理過的三維模型的二值切片圖像是否要進行位平面分解，如果不進行位平面分解，則直接至芯片組投影，如果要進行位平面分解，則數字微鏡真三維成像引擎對計算機編碼處理過的三維模型的二值切片圖像進行位平面分解、乒乓操作及并行流水處理；步驟S50:將存儲在存儲器中的三維模型二值切片圖像或者經位平面分解、乒乓操作及并行流水處理的二值圖像信息數據傳輸至數字控制器，數字控制器對芯片組進行控制，從而形成數字投影圖像。為達成所述目的，本發明的第三方面，提供一種8級灰度彩色真三維成像引擎系統，該系統含有計算機、圖像顯卡、8級灰度彩色真三維成像引擎，其中該計算機主板由中央處理器、北橋芯片和南橋芯片構成，該計算機與外界通過USB接口和網絡接口相連，圖像顯卡通過插槽與計算機主板相連，圖像顯卡接收計算機三維模型庫中的三維模型數據產生三維體素的數字視頻，三維體素的數字視頻通過數字視頻電纜傳輸給8級灰度彩色真三維成像引擎，8級灰度彩色真三維成像引擎的接收器對三維體素的數字視頻進行解碼，然后傳輸給主處理器生成紅綠藍三色圖像；紅綠藍三色圖像分別傳輸給三個數字微鏡芯片顯示紅綠藍三色光；所述主處理器按照兩種方式工作，一種方式是主處理器對三維體素的數字視頻進行24幅位平面分解，然后在24幅位平面存儲器的控制器及接口模塊的控制下寫入存儲器或讀出到數字微鏡芯片；另一種方式是主處理器對三維體素的數字視頻進行8幅8級灰度分解，然后分成紅綠藍三路，分別在紅色像素存儲器的控制器及接口模塊、綠色像素存儲器的控制器及接口模塊和藍色像素存儲器的控制器及接口模塊的控制下，分別傳輸給三個數字微鏡芯片。本發明的有益效果—種全新的基于數字視頻接口(DVI)的數據傳輸技術，這種技術能夠將計算機用OpenGL產生的RGB三色圖像，通過真三維成像引擎分解為24幅二進制位圖，這樣使得視頻傳輸速率提高24倍；利用數字視頻接口實現了一種高速數據傳輸的方法，實時投影幀頻可以高達4800fps，滿足了真三維顯示對數據傳輸的要求。這種技術能夠將計算機用OpenGL產生的RGB三色圖像，通過真三維成像引擎實時分解為24幅二進制位圖，當視頻輸入幀頻為200fps，則投影幀頻可以輕松達到4800fps。采用USB2.0+DDR2SDRAM的結構，能在引擎中存儲三維數據(1GBit)，這樣能夠離線便捷顯示；將芯片組嵌入到真三維成像引擎中，減小了體積，便于真三維顯示系統的集成，精簡了結構，節省了成本，同時采用開放型的設計，也方便用戶自己開發；1)采用開放式可編程高端FPGA處理器，用戶可根據自己應用需要方便改寫固件(firmware)。2)利用彩色真三維成像引擎實現8灰度級彩色真三維顯示。圖1是本發明基于數字微鏡的真三維成像引擎系統架構示意圖；圖2是圖1的三維引擎數據流程圖；圖3是圖1中的計算機100利用0penGL產生源圖像示例；圖4由圖3分解出來的不同角度的24幅位平面二值圖像；圖5是本發明中數字視頻接口獲取顯卡130輸出的要顯示的三維模型的三維數據流在緩存和內存中的數據分布示意圖；圖6是本發明中存儲器單元230中的三維模型數據流ping-pong操作由FPGA控制處理流程框圖；圖7是本發明中數字微鏡引擎中三維模型數據在FPGA中實現并行流水處理的功能框圖；圖8是本發明中數字微鏡引擎中三維模型數據在FPGA實現并行流水處理的時序示意圖；圖9是本發明中芯片組及各個芯片之間的信號通信；圖10是本發明的數字微鏡成像引擎通用硬件系統組成；圖11是本發明的數字微鏡三維成像引擎硬件系統框圖；圖12是本發明的數字微鏡三維成像引擎在應用系統中的連接示例圖；圖13是本發明的基于數字微鏡的三維成像引擎應用軟件開發；圖14是本發明的實施例8灰度級彩色真三維成像引擎。主要元器件或模塊說明100:計算機；110:操作系統(Windows或Linux);120:3D圖像引擎(OpenGL或DirectX);200:數字微鏡三維成像引擎硬件系統；210:XilinxVirtex5可編程邏輯器件(FPGA);211:輸入數據流選擇單元；212:輸出數據流選擇單元；213:ping-pang數據流輸出后續處理模塊；220:芯片組；221:數字微鏡芯片；222:數字控制器DDC3000,XilinxSparten3可編程邏輯器件(FPGA);223:DADIOOO電源與復位驅動單元；CN101754037A說明書4/11頁224:FPGA配置閃存；230:SRAM幀緩存組；231:第一存儲模塊232:第二存儲模塊240:DDR2SDRAM同步動態隨機存儲器組；241:DDR2SDRAM同步動態隨機存儲器；242:DDR2SDRAM同步動態隨機存儲器；250:數字視頻接口組件；251:數字視頻接收解碼器；252:數字視頻-電纜插接口；260:USB接口組件;261:USB控制器;262:miniUSB接口；300:數字視頻電纜(Cable);400:USB下載線;500:8灰度級彩色真三維成像引擎；510:8級灰度彩色真三維成像引擎；511:紅色像素存儲器控制器及接口模塊；512:綠色像素存儲器控制器及接口模塊；513:藍色像素存儲器控制器及接口模塊；514:24幅位平面存儲器控制器及接口模塊520:數字視頻接收解碼器；600:數字微鏡芯片板；700:兩條50pin數據傳輸軟排線。具體實施例方式下面結合附圖詳細說明本發明技術方案中所涉及的各個細節問題。應指出的是，所描述的實施例僅旨在便于對本發明的理解，而對其不起任何限定作用。—、系統說明參見圖1基于數字微鏡的真三維成像引擎系統架構示意圖，圖2是圖1的三維引擎數據流程圖。整個真三維成像引擎由計算機100和數字微鏡三維成像引擎硬件系統200構成。計算機100包括操作系統110、OpenGL3D圖像引擎和顯卡130。計算機100提供真三維顯示系統要顯示的內容，從三維模型數據庫開始，在操作系統110下利用OpenGL或DirectX3D圖像引擎120將不同角度的24幅二值切片圖像合成為一幅24bit彩色三維顯示圖像，這種24bit彩色三維顯示圖像在顯卡130中利用GPU處理功能加速處理后通過數字視頻接口(DVI)組件250以最小化傳輸差分信號(TMDS)的數據通訊方式傳輸給數字微鏡三維成像引擎200。另外計算機100也可在操作110的配合下通過USB2.O接口下載三維模型的二值切片圖像至數字微鏡三維成像引擎200。數字微鏡真三維成像引擎200包括主處理器210、芯片組220、圖像緩存單元7230、存儲器240、數字視頻(DVI)接口組件250、USB接口260、電纜300，USB下載線400，芯片組220可以選擇數字微鏡芯片組；圖像緩存單元230可以選擇SRAM幀緩存組；存儲器240可以選擇DDR2SDRAM同步動態隨機存儲器組，存儲器240也可以選擇DDR3SDRAM同步動態隨機存儲器組；USB接口260可以選擇USB2.O接口組件，USB接口260可以選擇USB3.0接口組件；電纜300可以選擇數字視頻電纜；由于上述器件還有能適用于本發明得多種形式，在此不再贅述。電纜300與數字視頻接口組件250輸入端連接，數字視頻接口組件250接收電纜300按照最小化傳輸差分信號TMDS(TransmissionMinimizedDifferentialSignal)協議傳輸的RGB三色圖像數據及時鐘信號，數字視頻接口組件250輸出經過解碼的24幅二值圖像以及時鐘和控制信號；USB下載線400與USB接口260連接，USB接口260接收計算機100傳輸的三維模型二值切片圖像數并將這些三維模型二值切片圖像輸出給主處理器210;主處理器210輸入端分別與圖像緩存單元230、存儲器240、數字視頻接口組件250的輸出端和USB接口260的輸出端連接。主處理器210與圖像緩存單元230相連接，主處理器210的輸入為圖像緩存單元230緩存的24bit彩色三維顯示圖像以及相應地址、控制信號；主處理器210與數字視頻接口組件250的輸出端相連接，主處理器210的輸入為數字視頻接口組件250輸出的視頻數據及時鐘、控制信號；主處理器210與USB接口260的輸出端相連接，接收USB接口260傳輸的三維模型二值切片圖像，主處理器210輸入端與存儲器240輸出連接，存儲器240的輸出為存儲在存儲器240中的三維模型二值切片圖像。主處理器210輸出端分別與芯片組220、圖像緩存單元230、存儲器240的輸入端連接。芯片組220輸入端接收主處理器210輸出的要顯示的三維模型二值切片圖像，芯片組220輸出為數字光信號；圖像緩存單元230的輸入為主處理器210輸出的要緩存的24bit彩色三維顯示圖像以及相應地址、時鐘、控制信號，圖像緩存單元230的輸出為緩存在圖像緩存單元230中的24bit彩色三維顯示圖像；存儲器240的輸入端為主處理器210輸出的要存儲的三維模型二值切片圖像以及地址、時鐘、控制信號。請參見圖1及圖9示出的芯片組220包括數字微鏡芯片221、數字控制器222、電源與復位驅動單元223，其中芯片組220可以選用數字微鏡芯片組，數字控制器222可以選用DDC3000，XilinxSparten3可編程邏輯器件(FPGA)，數字控制器222也可以選用DDC4000數字控制器；電源與復位驅動單元223可以選用DAD1000電源與復位驅動，電源與復位驅動單元223也可以選擇DAD2000電源及復位驅動；該芯片組220還有多種具體形式在此不再贅述；下面描述芯片組220結構關系數字控制器222與主處理器210連接，數字控制器222接收主處理器210發送用戶的高速低壓差分信號(LVDS)，生成三維模型切片圖像和控制信號及復位和時序信息；數字控制器222輸出端分別與電源與復位驅動單元223和數字微鏡芯片221相連，數字控制器222為電源與復位驅動單元223提供復位和時序信息，數字控制器222為數字微鏡芯片221提供數據和控制信號，數字微鏡芯片221在光源的配合下即可生產光信號，將圖像投影出來。配置閃存224對數字控制器222進行初始化配置，配置閃存224為FPGA配置閃存。電源與復位驅動單元223給數字微鏡芯片221提供復位控制信號及電源。圖2是由圖1中所描述的真三維成像引擎系統其內部三維引擎數據的流程圖，步8驟如下步驟S10:真三維成像引擎系統開始，計算機100啟動三維模型數據庫，計算機100準備加載三維數據，此時應對數字微鏡真三維成像引擎200的投影模式進行選擇，如果選擇數字視頻模式(DVI模式)，則執行步驟S20;如果選擇USB模式，則執行步驟S30;步驟S20:當真三維成像引擎系統判斷為數字視頻模式時，計算機100利用顯卡130的三維數據處理庫OpenGL(OpenGr即hicsLib)的圖像處理功能對三維模型二值切片圖像進行編碼處理生成24bit彩色三維顯示圖像，然后通過電纜300將24bit彩色三維顯示圖像傳輸給數字微鏡真三維成像引擎200;步驟S30:當真三維成像引擎系統判斷為USB模式時，三維數據處理庫中的三維模型的二值切片圖像通過USB下載線400下載至數字微鏡真三維成像引擎200上的存儲器240中以備顯示；步驟S40:數字微鏡真三維成像引擎200接收數字視頻接口組件250的傳輸數據后，判斷由OpenGL編碼處理過的三維模型二值切片圖像是否要進行位平面分解，如果不進行位平面分解，則直接至數字微鏡(DMD)投影，如果要進行位平面分解，則數字微鏡真三維成像引擎200對OpenGL編碼處理過的三維模型二值切片圖像進行位平面分解、乒乓操作及并行流水處理；步驟S50:將存儲在存儲器240中的三維模型二值切片圖像或者經位平面分解、乒乓操作及并行流水處理的二值圖像信息數據傳輸至數字控制器222，數字控制器222對芯片組220進行控制，從而形成數字投影。利用OpenGL產生源圖像，為了加速圖像傳輸效率，充分利用數字視頻傳輸數據的特點，使位平面分解能夠產生不同角度的二值圖像，可以利用顯卡130中GPU的OpenGL或DirectX3D圖像處理功能將三維模型二值切片圖像合成為24bitRGB真彩色圖像，如圖3所示利用OpenGL產生源圖像的示例。二、真三維成像引擎三維數據處理主要算法設計1、位平面分解算法設24位真彩色圖像為1={1(i，j)，0<<i<M，O<<j<N}，I(i，j)代表原始圖像的第i行、第j列像素的顏色值，i和j均為自然數，則真彩色圖像I的位平面分解可定義為<formula>formulaseeoriginaldocumentpage9</formula><formula>formulaseeoriginaldocumentpage9</formula>其中Dp,t(i，j)表示彩色分量為t時第p個位平面在(i，j)處的灰度值，m。d2表示對彩色圖像I在(i，j)處的色彩值進行求余運算，取值為"O"表示全黑，取值為"l"表示全白；P=0，1，…，7(每種顏色下總共對應8個位平面)表示彩色分量為t時的第p個位平面；t=1，2，3表示RGB三個分量；Bp,t()表示圖像的位平面分解操作。經過以上位平面的分解處理，真彩色圖像I就被分解為Dp,t={Dp,t(i，j)，O《i<M，0《j<N}，(p=O，l，…，7;t=1，2，3)，于是源圖像I總共被分解為24個位平面，分別為D。,pDu，，D7,3，M和N分別表示位平面圖像有M行N列，并且這些位平面都是0或1的二值。請詳見圖4示出由圖3分解出來的不同角度的24幅位平面二值圖像，附圖4清楚地說明了，通過位平面分解可以將一幅三色全彩色圖像，分解為不同角度的24幅二值圖像，使得視頻傳輸幀頻提高24倍，見表1。若視頻輸入幀頻為200fps，則投影幀頻可以達到4800fps，這足以滿足大多數真三維顯示的需要。表1輸入視頻流頻率與引擎成像幀頻的比較<table>tableseeoriginaldocumentpage10</column></row><table>請同時參見圖1和圖5數字視頻接口組件250獲取的三維數據流在圖像緩存單元230和存儲器240中的數據分布示意圖，圖1中數字視頻接口組件250可細分為圖5中的數字視頻接收解碼器251和數字視頻-D電纜插接口252，圖像緩存單元230分三個區，分別存儲RGB三色8bit位寬數據。從硬件實現角度來講，電纜300按照最小化傳輸差分信號TMDS(TransmissionMinimizedDifferentialSignal)協議傳輸RGB三色圖像數據及時鐘信號，電纜300為雙絞線與數字視頻電纜插接口252相連，數字視頻電纜插接口252將最小化傳輸差分信號TMDS輸出到數字視頻接收解碼器251，由數字視頻接收解碼器251對最小化傳輸差分信號TMDS進行解碼，產生24bit位圖像數據其中R[7:0]表示8bit紅色分量，G[7:0]表示8bit綠色分量，B[7:0]表示藍色分量，以及時鐘Clock、控制信號Control、I2C總線顯示數據通道數據DDCData和顯示數據通道時鐘DDCClock，所有這些信號均被主處理器210捕獲后緩存在圖像緩存單元230中，與此同時主處理器210會采用一種乒乓操作和并行流水處理的方式，從圖像緩存單元230中讀取源圖像(sourceimage)信息生成位平面bitplane0-bitplane23，然后寫入存儲器240中。為了獲得良好的效果，在計算機100中應配備顯存較大主頻較高的顯卡130。為了實現彩色真三維顯示，要求數據量很大，處理速度很高，但可以利用數字視頻接口容易實現8灰度級彩色顯示。利用OpenGL將8幅RGB三色圖像合成一幅圖像，通過數字視頻傳輸，然后在成像引擎上分解為8幅RGB三色圖像，也使得視頻傳輸速率提高了8倍。2、SRAM圖像緩存單元230乒乓操作算法圖6示出是三維模型數據在圖像緩存單元230中的數據流ping-pang操作，由主處理器210控制實現的流程框圖，請參見圖6，圖像緩存單元230包括第一存儲模塊231和第二存儲模塊232。主處理器210包括輸入數據流選擇單元211、輸出數據流選擇單元212和處理模塊213，處理模塊213可以選用ping-pang數據流輸出后續處理模塊。輸入數據流選擇單元211分別與第一存儲模塊231和第二存儲模塊232連接；第一存儲模塊231和第二存儲模塊232分別與輸出數據流選擇單元212連接；輸出數據流選擇單元212與處理模塊213連接；數字視頻解碼輸入數據流通過輸入數據流選擇單元211，被分配到兩個數據流緩存第一存儲模塊231和第二存儲模塊232。在第一個緩沖周期，數據緩存到第一存儲模塊231，在第二個緩沖周期，通過輸入數據流選擇單元211的切換數據被緩存到第二存儲模塊232，與此同時將第一存儲模塊231中緩存的數據通過輸出數據流選擇單元212的控制，送到后級的處理模塊213之中。在第三個緩沖周期，同理，輸入切換到第一存儲模塊231，而將第二存儲模塊232中的數據讀出，如此不斷的循環，完成存儲的乒乓操作。乒乓操作最大的特點是，通過輸入數據流選擇單元211和輸出數據流選擇單元212按照節拍，相互配合的切換，將經過緩沖的數據流沒有時間停頓地送到后級處理模塊213。因此非常適合對數據流進行流水線式處理，所以乒乓操作常用于流水線算法，完成數據的無縫緩沖和處理。在本發明中，輸入數據流選擇單元211和輸出數據流選擇單元212為2選1選擇單元MUX;第一存儲模±央231和第二存儲模±央232均采用250MHz1MX36BitPipelinedSRAM靜態隨機存儲器。3、三維模型數據在FPGA中實現并行流水處理的算法為了加速數據處理速度，減少數據延遲，本發明采用了并行流水處理算法，請詳見圖7示出主處理器210的并行流水處理功能框圖，圖8示出主處理器210的并行流水處理時序示意圖。主處理器210包括處理單元214、處理單元215和處理單元216為并行流水處理方式，都是在FPGA內部完成的。其中處理單元214先捕獲數字視頻傳輸的數據再將這些數據存儲在圖像緩存單元230(SRAM)中，接著處理單元215會從圖像緩存單元230中讀出像素點，再將生成的位平面寫入存儲器240(DDR2SDRAM)中，處理單元216讀出位平面圖像、驅動數字微鏡芯片221顯示。處理單元214、215、216獨立并行工作，同時完成3幀圖像的處理，按照流水線的工作方式，前一單元完成后會將同一幀數據交給下一級處理單元。這樣極大地減少了數據等待的時間加速了圖像的處理。4、存儲器240(DDR2SDRAM)控制器設計存儲器240為DDR2SDRAM代表第二代雙倍速率同步動態隨機存儲器，存儲器240有兩個512Mbit的DDR2SDRAM241和242共同組成。本發明采用存儲器240作為引擎板上存儲器，能夠存儲1Gbit三維數據。真三維顯示系統具有系統數據吞吐率高的特點要求系統在短時間內能夠傳輸并存儲三維數據。存儲器240(DDR2SDRAM)內存技術和雙倍速率同步動態隨機存儲器(DDR)—樣，采用了在時鐘的上升沿和下降沿同時進行數據傳輸的基本方式。但是它們最大的區別在于，存儲器240內存可進行4bit預讀取，兩倍于標準一代DDR內存的2bit預讀取，這就意味著存儲器240擁有兩倍于一代DDR預讀系統命令的數據能力。存儲器240內存的另一項重要改進是在內存本身集成了信號終結器ODT(OnDieTermination)。存儲器240中還加入了OCD(Off-ChipDriver)技術，即所謂的離線驅動調整。此外，存儲器240)通過引入PostedCAS功能解決了指令沖突問題。存儲器240的操作主要通過以下控制信號給出RAS#行地址選擇、CAS#列地址選擇、WE#寫使能信號、CS#11片選信號以及CKE時鐘使能信號。存儲器240具有的特點可以很好的滿足真三維顯示存儲三維數據的需要。存儲器240控制器主要在FPGA內部實現，完成對存儲器240的控制，實現數據的讀寫。三、硬件實現1、芯片組220組成續請見圖1及圖9示出芯片組及各個芯片之間的信號通信；芯片組220含有數字微鏡(DigitalMicromirrorDevice;DMD)芯片221是由成千上萬個可以獨立尋址和轉動的微型光反射鏡組成的電輸入，光輸出半導體光開關陣列，結構是世界上最復雜的，整個數字微鏡芯片221由1024X768個微型光反射鏡矩形排列組成。它既是一種微機電系統也是一種反射式空間光調制器(SLM)。其微型光反射鏡安裝在極小的鉸鏈上，可向光源傾斜(〃開〃狀態)或反向傾斜(〃關〃狀態)，從而在投影表面造成或亮或暗的像素，每個微型光反射鏡對應一個像素，大小為16咖*16咖，鏡面之間的間距為l咖。數字微鏡芯片221上的微型光反射鏡是一個二維微鏡陣列，微型光反射鏡與圖像的二維解析點一一對應。當驅動電壓信號施加于微鏡與對應的電極之間時，微鏡上各極板的電壓隨之變化，微鏡根據偏置電壓的不同，可向不同的方向偏轉。控制信號二進制的"1"和"0"狀態，分別對應于微鏡+12°和-12°兩個穩定狀態，也就是像面上像素點的開和關。當圖形數據控制信號序列被寫入CMOS電路時，數字微鏡芯片221對入射光進行調制，相應的圖形就可以在投影面上顯示。當入射光被微鏡反射進光學透鏡，即+12°，再投射到像面上形成一個亮的像素。當微鏡偏離平衡位置-12°，入射光被反射到光吸收器上，使像面上顯示出一個暗像素。本發明數字微鏡芯片221采用0.7〃XGA1024X768LVDS數字微鏡芯片。芯片組220的主要功能及參數1)數字微鏡芯片221可以選擇使用0.7XGALVDS數字微鏡空間光調制器，其中參1024x768像素(16塊);[cm5]參+/_12度傾斜；參高達每秒16，300幅全陣列圖像的刷新率(12.8Gbs);參200MHzLVDS時鐘頻率；參13.68umxl3.68um小鏡片；參85%opticalfillfactor。2)數字控制器222可以選擇使用DDC3000數字控制器，其中參為用戶提供高速LVDS數據和控制接口到數字微鏡，為DAD1000電源和復位驅動單元223提供復位和時序信息；參支持隨機行尋址。3)電源和復位驅動單元223可以選擇使用DAD1000數字微鏡電源和復位驅動，其中參產生數字微鏡鏡片16個塊的復位控制信號。2、數字微鏡真三維成像引擎硬件系統組成1)數字微鏡真三維成像引擎通用硬件系統組成如圖10所示為數字微鏡真三維成像引擎通用硬件系統組成，數字微鏡真三維成像引擎通用硬件系統一般由數字微鏡芯片組和主處理器或控制器組成。數字微鏡芯片組作12為系統輸出，主處理器和輔處理器完成和外部端口的數據交換。主處理器一般由FPGA或DSP組成，主要完成存儲器(SRAM，DDR2SDRAM)管理以及對高速端口的數據通信。輔處理器一般由CPLD或MCU組成，完成對外部低速端口的控制，閃存Flash的管理，接收外部反饋信號以及提供用戶數據接口。2)本發明硬件系統原理，圖11示出詳細的數字微鏡真三維成像引擎硬件系統框圖，圖11是圖1的具體化應用實例，根據算法設計部分的要求，本發明設計了數字微鏡真三維顯示硬件系統，在附圖11中，整個數字微鏡真三維引擎由兩部分組成，即主驅動板和數字微鏡芯片板。主驅動板主要完成數據傳輸、下載、存儲和處理，為數字微鏡芯片提供顯示數據、電源以及復位驅動信號。在主驅動板中，核心處理芯片為XilinxVirtex-5FPGA210，完成各種數據的處理以及協調整個系統工作，具體來講有兩路數據傳輸下載方式可供選擇，即數字視頻傳輸方式和USB2.0傳輸方式。數字視頻-D電纜插接口252接收數字視頻電纜傳輸的TMDS信號，通過數字視頻接收解碼器251解碼，產生RGB24位圖像數據以及同步時鐘和控制信號。0PB總線(On-chipPeripheralBus)負責各個部件之間的信息傳送。主處理器210內部邏輯處理單元SRAM接口控制器與DDR2SDRAM控制器分別負責產生圖像緩存單元230和存儲器240的地址、讀寫數據以及時鐘同步信號。位平面生成模塊完成位平面的分解。圖像緩存單元230包括第一存儲模塊231和第二存儲模塊232，都可以選擇SRAM靜態隨機存儲器，作為圖像緩存，完成ping-pang操作。兩個512Mbit存儲器241和242可以存儲1Gbit的三維數據，都可以選擇為DDR2SDRAM同步動態隨機存儲器。I2C總線完成與計算機IOO之間的通信。主處理器210最后生成的圖像數據、控制信號以及時鐘信號通過主處理器210內部的邏輯單元數字微鏡接口輸送到數字微鏡芯片組220之一的數字控制器222。另一路可通過USB接口262下載數據，USB接口262可以選擇miniUSB接口；USB控制器261可以選用USB2.0控制器261。通過USB接口262下載的數據按USB2.0協議完成數據通信，隨后直接掛接到OPB總線上。數字控制器222獲得數據后，按照配置閃存224預先的配置信息，輸出圖像數據至數字微鏡芯片221，同時數字控制器222產生控制信息到電源與復位驅動器單元223，電源與復位驅動器單元223為數字微鏡芯片221提供電源和復位信號，電源與復位驅動器單元223可以選擇使用DAD1000數字微鏡電源和復位驅動。對于主處理器210的FPGA配置程序通過JTAG口272下載至EEPROM存儲器271。整個數字微鏡引擎硬件系統采用+5￥直流電源。圖12示出數字微鏡三維成像引擎在應用系統中的連接示例。計算機100分別通過數字視頻電纜300和USB下載線與數字微鏡真三維成像引擎200相連，下載要顯示三維模型數據，數字微鏡芯片板600通過兩個50pin排線與數字微鏡真三維成像引擎相連，傳輸顯示數據、控制復位信號，USB下載線400、兩條50pin數據傳輸軟排線700。四、基于數字微鏡的真三維成像引擎系統應用軟件開發為了便于應用，整合整個資源，需要設計靈活、操作簡單、界面優美的軟件系統。本發明的軟件開發如圖13所示。在圖13示出的基于數字微鏡的三維成像引擎應用軟件開發中，用戶應用程序APP由三維模型庫和￥0++應用程序接口API組成。在計算機上利用OpenGL或DirectX庫，借助于GPU的強大計算功能完成三維數據的編碼合成，然后可分兩路USB和數字視頻傳輸，靈活設計的FPGA邏輯固件，便于用戶自行設計修改。USB設備固件完成計算機100與真三維成像引擎200之間的通信。FPGA邏輯固件控制FPGA正常工作。DMD三維成像引擎作為最后輸出，完成用戶建立的三維數據的顯示。五、8灰度級彩色真三維成像引擎系統的實現方法為了實現彩色真三維顯示，可以利用三個數字微鏡芯片分別來表示RGB三色。如圖14示出的8灰度級彩色真三維成像引擎。計算機100主板由中央處理器CPU、北橋南橋芯片構成，可與外界通過USB2.0接口和網絡接口相連。集成有GPU的圖像顯卡130通過AGP插槽和計算機主板相連。由0penGL產生的三維體素通過數字視頻電纜傳輸給8級灰度彩色真三維成像引擎500，數字視頻接收解碼器520解碼輸入圖像數據，然后傳輸給主處理器510。主處理器510可以按照兩種方式工作，一種方式是進行24幅位平面分解，然后在24幅位平面存儲器控制器及接口模塊514的控制下寫入DDR2SDRAM或讀出到數字微鏡；另一種方式是進行8幅8級灰度分解，然后分成RGB三路，分別在紅色像素存儲器控制器及接口模塊511，綠色像素存儲器控制器及接口模塊512和藍色像素存儲器控制器及接口模塊513的控制下，分別傳輸給三個數字微鏡芯片顯示紅綠藍三色。以上所述，僅為本發明中的具體實施方式，但本發明的保護范圍并不局限于此，任何熟悉該技術的人在本發明所揭露的技術范圍內，可理解想到的變換或替換，都應涵蓋在本發明的包含范圍之內，因此，本發明的保護范圍應該以權利要求書的保護范圍為準。權利要求一種真三維成像引擎系統，其特征在于，該系統含有計算機和引擎硬件，其中計算機將三維模型數據庫中的三維模型數據切成不同角度的多幅二值切片圖像，再將多幅二值切片圖像編碼合成為一幅彩色三維顯示圖像；數字微鏡真三維成像引擎與計算機連接，數字微鏡真三維成像引擎接收彩色三維顯示圖像，并將彩色三維顯示圖像解碼生成要顯示的三維模型二值切片圖像，再將三維模型二值切片圖像生成數字光信號，再利用數字光信號轉變成數字投影圖像。2.如權利要求1所述的真三維成像引擎系統，其特征在于，所述計算機包括操作系統、顯卡和圖像引擎，其中在操作系統下使圖像引擎產生彩色三維顯示圖像；利用顯卡中的GPU處理功能加速處理彩色三維顯示圖像，將彩色三維顯示圖像以最小化解碼傳輸差分信號的數據通訊方式傳輸。3.如權利要求1所述的真三維成像引擎系統，其特征在于，數字微鏡真三維成像引擎包含主處理器、芯片組、圖像緩存單元、存儲器、數字視頻接口組件和USB接口，其中主處理器輸入端分別與數字視頻接口組件和USB接口的輸出端相連接，主處理器接收數字視頻接口組件輸出的視頻數據及時鐘、控制信號；主處理器或接收USB接口傳輸的三維模型二值切片圖像；主處理器輸入端還分別與圖像緩存單元和存儲器的輸出端連接；其中主處理器接收緩存在圖像緩存單元彩色三維顯示圖像圖像以及相應地址、控制信號；主處理器接收存儲在存儲器中的三維模型二值切片圖像以及相應地址、控制信號；主處理器的輸出端分別與圖像緩存單元、存儲器和芯片組輸入端連接，其中主處理器的輸出端向圖像緩存單元的輸入端發送要緩存的彩色三維顯示圖像、彩色三維顯示圖像的相應地址及控制信號；主處理器的輸出端向存儲器輸入端發送要存儲的三維模型二值切片圖像、三維模型二值切片圖像的相應地址、時鐘和控制信號；主處理器的輸出端與芯片組輸入端連接，主處理器的輸出端向芯片組輸入端發送要顯示的三維模型二值切片圖像；芯片組將三維模型二值切片圖像生成并輸出為數字光信號。4.如權利要求3所述的真三維成像引擎系統，其特征在于，所述數字視頻接口組件接收計算機輸出具有按照最小化傳輸差分信號協議傳輸的RGB三色圖像數據及時鐘信號的彩色三維顯示圖像，數字視頻接口組件對最小化傳輸差分信號進行解碼并輸出彩色三維顯示圖像以及時鐘和控制信號。5.如權利要求3所述的真三維成像引擎系統，其特征在于，所述的芯片組包括數字微鏡芯片、數字控制器和電源與復位驅動單元，其中數字控制器與主處理器連接，數字控制器接收主處理器發送用戶的高速低壓差分信號，并將高速低壓差分信號生成所要投影的三維模型二值切片圖像和控制信號及復位和時序信息；數字控制器輸出端分別與電源與復位驅動單元和數字微鏡芯片相連，數字控制器為電源與復位驅動單元提供復位和時序信息，數字控制器為數字微鏡芯片提供所要投影的三維模型二值切片圖像和控制信號，數字微鏡芯片在光源的配合下生成的光信號將圖像投影出來。6.如權利要求1所述的真三維成像引擎系統，其特征在于，所述數字微鏡真三維成像引擎中主處理器選用現場可編程邏輯器件，芯片組選擇數字微鏡芯片組；圖像緩存單元選擇SRAM幀緩存組；存儲器選擇DDR2SDRAM同步動態隨機存儲器組。7.如權利要求6所述的真三維成像引擎系統，其特征在于，所述數字微鏡芯片組中數字控制器選用DDC3000，XilinxSparten3可編程邏輯器件或選用DDC4000數字控制器；電源與復位驅動單元選用DAD1000電源與復位驅動或選擇DAD2000電源與復位驅動；數字微鏡芯片選擇使用0.7〃XGALVDS數字微鏡空間光調制器或選擇0.55〃，0.9〃2XLVDS數字微鏡空間光調制器。8.如權利要求3所述的真三維成像引擎系統，其特征在于，所述主處理器對全彩色圖像的位平面分解、圖像緩存的乒乓操作以及并行流水處理；主處理器加速圖像的處理，使投影二值圖像幀頻提高24倍，達到4800幀每秒。9.一種真三維成像引擎的數字圖像投影方法，其特征在于，該投影方法的步驟如下步驟S10:啟動真三維成像引擎系統，計算機啟動三維模型數據庫并準備加載三維數據，此時對數字微鏡真三維成像引擎的投影模式進行選擇，如果選擇數字視頻模式，則執行步驟S20;如果選擇USB模式，則執行步驟S30;步驟S20:當真三維成像引擎系統判斷為數字視頻模式時，計算機利用三維數據處理庫的圖像處理功能對三維模型的二值切片圖像進行編碼處理生成彩色三維顯示圖像，將彩色三維顯示圖像傳輸給數字微鏡真三維成像引擎；步驟S30:當真三維成像引擎系統判斷為USB模式時，三維數據處理庫中的三維模型的切片數據下載至數字微鏡真三維成像引擎上的存儲器中以備顯示；步驟S40:數字微鏡真三維成像引擎接收數字視頻接口組件的傳輸數據后，判斷由計算機編碼處理過的三維模型的二值切片圖像是否要進行位平面分解，如果不進行位平面分解，則直接至芯片組投影，如果要進行位平面分解，則數字微鏡真三維成像引擎對計算機編碼處理過的三維模型的二值切片圖像進行位平面分解、乒乓操作及并行流水處理；步驟S50:將存儲在存儲器中的三維模型二值切片圖像或者經位平面分解、乒乓操作及并行流水處理的二值圖像信息數據傳輸至數字控制器，數字控制器對芯片組進行控制，從而形成數字投影圖像。10.—種8級灰度彩色真三維成像引擎系統，其特征在于，該系統含有計算機、圖像顯卡、8級灰度彩色真三維成像引擎，其中計算機，該計算機主板由中央處理器、北橋芯片和南橋芯片構成，計算機與外界通過USB接口和網絡接口相連，圖像顯卡通過插槽與計算機主板相連，圖像顯卡接收計算機三維模型庫中的三維模型數據產生三維體素的數字視頻，三維體素的數字視頻通過數字視頻電纜傳輸給8級灰度彩色真三維成像引擎，接收器對三維體素的數字視頻進行解碼，然后傳輸給主處理器生成紅綠藍三色圖像；紅綠藍三色圖像分別傳輸給三個數字微鏡芯片顯示紅綠藍三色光；所述主處理器按照兩種方式工作，一種方式是主處理器對三維體素的數字視頻進行24幅位平面分解，然后在24幅位平面存儲器的控制器及接口模塊的控制下寫入存儲器或讀出到數字微鏡芯片；另一種方式是主處理器對三維體素的數字視頻進行8幅8級灰度分解，然后分成紅綠藍三路，分別在紅色像素存儲器的控制器及接口模塊、綠色像素存儲器的控制器及接口模塊和藍色像素存儲器的控制器及接口模塊的控制下，分別傳輸給三個數字微鏡芯片。全文摘要本發明公開真三維成像引擎系統及投影方法，計算機將三維模型數據庫中的三維模型數據切成不同角度的多幅二值切片圖像，再將多幅二值切片圖像編碼合成為一幅彩色三維顯示圖像；數字微鏡真三維成像引擎與計算機連接，數字微鏡真三維成像引擎接收彩色三維顯示圖像，并將彩色三維顯示圖像解碼生成要顯示的三維模型二值切片圖像，再將三維模型二值切片圖像生成數字光信號，再利用數字光信號轉變成數字投影圖像。采用視頻編解碼、視頻處理和并行處理技術，實現了三維體素的高速傳輸、實時處理，精確投影，為真三維顯示技術的進一步發展堅定了基礎。另外本發明也提出了能夠實現8級灰度彩色真三維顯示的真三維成像引擎。文檔編號H04N13/00GK101754037SQ20091008735公開日2010年6月23日申請日期2009年6月17日優先權日2009年6月17日發明者耿征,韓剛申請人:中國科學院自動化研究所