專利名稱：：一種適用于cmmb和dvb-h的頻域同步電路結構的制作方法
技術領域：
：本發明屬于無線數字通信
技術領域：
，具體涉及一種同時支持CMMB和DVB-H兩種移動多媒體標準的頻域同步電路結構。
背景技術：
：移動多媒體技術如今已經得以越來越廣泛的應用。隨著中國移動多媒體標準CMMB的頒布實施，移動多媒體得到了進一步的普及。多模多標準是當今移動多媒體技術發展的趨勢，以同一套終端在不同地域實現對不同標準下節目的接收也是多模多標準發展的要求。同歩技術作為接收終端中一個重要的部分，其在多模接收終端中的研究應用也具有非常重要的意義。研究目前主要的移動多媒體標準如歐洲標準DVB-H，中國標準CMMB，發現它們在幀結構上具有一定的共性。即都采用了多載波OFDM(正交頻分復用)調制方式，都是基于導頻的傳輸系統，都采用了循環前綴+數據體的時域符號結構等等。而同步算法的選取則是根據幀結構的特征，因此這些共性決定了可以尋求到一種融合的同步方案來支持各個標準。基于多模多標準的需求以及各個移動多媒體標準在幀結構上的共性，本發明提出了一種融合的硬件結構，能夠同時支持目前兩種主流的移動多媒體標準CMMB和DVB-H，實現最大程度的硬件復用。
發明內容本發明目的在于提供一種同時支持CMMB和DVB-H兩種標準的頻域同步電路結構，實現最大程度的硬件復用。本發明根據CMMB和DVB-H兩種標準在幀結構上的共性，提出了一種融合的硬件結構，實現同時對兩種標準頻域同步的支持，主要由整數倍載波頻偏估計模塊，解擾碼模塊，殘余載波頻偏及采樣頻偏估計模塊構成，每一個模塊都考慮了兩種標準在同步方案上的共性從而實現硬件融合，并且通過選通信號控制不同模塊的工作，從而實現不同模塊對相似功能子模塊的分時復用，進一步提高了硬件利用率。具體結構如圖l所示，輸入輸出說明如表1所示。模式選擇信號MODE_SEL控制當前工作模式(是CMMB還是DVB-H)，并為整數倍載波頻偏估計模塊，解擾碼模塊，殘余載波頻偏和采樣頻偏估計模塊送入不同的參數值。首先進行整數倍載波頻偏的估計，估計并補償完成后給出完成信號IFO—DONE，若當前模式為CMMB模式則啟動解擾碼模塊；若當前模式為DVB-H模塊則啟動殘余載波頻偏和采樣頻偏估計模塊。對于CMMB模式在解擾碼完成之后啟動余載波頻偏和采樣頻偏估計模塊。整數倍載波頻偏估計模塊，用以實現整數倍載波頻偏的估計。具體結構如圖2所示，輸入輸出說明如表2所示。由數據緩存單元，導頻位置存儲單元，相關模塊，控制模塊及偽隨機序列生成模塊(應用于CMMB標準)組成。模式選擇信號MODE一SEL決定電路工作的當前模式(是CMMB還是DVB-H),送入MUX(多路選擇器)模塊進行選擇，選擇內容有(l)數據緩存單元的緩存內容，若是CMMB模式，則緩存一個同步信號；若是DVB-H模式，則緩存兩個連續的OFDM符號。(2)數據緩存單元的讀地址控制，若是CMMB模式，則讀地址控制信號為PN(偽隨機)序列的位置+數據偏移*;若是DVB-H模式，則讀地址控制信號為連續導頻的位置+數據偏移。模式選擇信號還通過組合邏輯門選擇偽隨機序列生成模塊的工作模式，使該模塊僅在CMMB模式下工作。數據緩存單元通過模式選擇信號寫入完畢后進行讀取，并將讀取出的結果送入相關模塊進行相關運算。此時若當前模式為CMMB模式，相關運算的結果還需同偽隨機序列生成模塊的輸出進行相關；若當前模式為DVB-H模式，則相關運算的結果直接送入下級運算，是否同偽隨機序列生成模塊的輸出進行相關由模式選擇信號控制MUX實現。該MUX的輸出送入累加-絕對值模塊進行累加并求絕對值。接著送入比較器，比較器的初值設為0。當輸入值大于比較器初值時，則替換當前初值成為新的初值；若小于比較器初值則保留原有初值。當預設的所有數據偏移情況遍歷完畢之后，得到的比較器最大值對應的數據偏移^就是估計的整數倍載波頻偏。整數倍載波頻偏估計并補償后送出完成信號，驅動下一級模塊。若是CMMB模式，則驅動解擾碼模塊；若是DVB-H模式，則驅動殘余載波頻偏及采樣頻偏估計模塊。解擾碼模塊，為CMMB標準特有，只需在CMMB模式下選通工作，用以擾碼模式的識別以及對頻域數據的正確解擾。具體結構如圖3所示，輸入輸出說明如表3所示。由偽隨機序列生成模塊，相關模塊，控制模塊及導頻位置存儲單元組成。偽隨機序列生成模塊通過輸入端的控制SRAM一MODE分別產生6種不同初值的擾碼。導頻位置存儲單元存儲導頻的位置，通過讀取該單元來判斷當前輸入是不是導頻，若是導頻則進行延遲直到下一個符號的相同位置導頻到來。兩個符號的導頻分別用偽隨機序列生成模塊產生的6種擾碼解擾后再進行相關累加，產生六種相關累加和。由于正確解擾后兩個連續符號中的導頻具有相關性，因此得到最大值所采取的擾碼方式就是擾碼模式。擾碼模式確定之后即可對之后的符號進行解擾，通過共軛-相乘模塊實現。殘余載波頻偏及采樣頻偏估計模塊，用以估計殘余載波頻偏及采樣頻偏。具體結構如圖4所示，輸入輸出說明如表4所示。由相關模塊，幅角計算模塊，導頻緩存單元及導頻位置存儲單元組成。模式選擇信號MODE—SEL選擇當前工作的模式，通過MUX控制導頻位置的判斷，從而進行導頻緩存，緩存的連續兩個符號的導頻進行相關，然后送入幅角計算模塊進行求幅角運算，然后進行一些常系數運算后得到最終的估計結果。常系數在CMMB和DVB-H下有所不同，事先存儲然后通過模式選擇信號進行選擇。整數倍載波頻偏估計模塊和解擾碼模塊中都用到了偽隨機序列生成模塊，只是生成序列的初值，移位寄存器個數和反饋信號不同，并且不同時工作，因此可以對一個移位寄存器組附加控制信號進行復用。具體結構如圖5所示，輸入輸出說明如表5所示。它可由控制模塊和移位寄存器組(序列)組成，控制模塊改變初值、移位寄存器個數、反饋信號，從而應用于不同的模塊。模式選擇信號MODE—SEL控制偽隨機序列生成模塊的工作模式(生成同步信號序列還是擾碼)，通過選擇器MUX選擇，選擇內容有(l)移位寄存器組的初值，若是生成同步信號則選擇同步信號的初值；若是生成擾碼則選擇具體6種模式中的某一種。(2)移位寄存器組的個數，若是生成同步信號則為11個；若是生成擾碼則為12個。(3)移位寄存器組的反饋信號，若是生成同步信號則選通第9個和第11個移位寄存器進行模二相加反饋給第1個寄存器；若是生成擾碼則選通第6，8，11，12個移位寄存器進行模二相加反饋給第1個寄存器。(4)輸出值，生成同步信號則設第11個移位寄存器的輸出為有效；若是生成擾碼則設第9和第12個移位寄存器的輸出為有效。以上步驟完成所選模式下偽隨機序列生成模塊的工作。上述
發明內容，能夠很好地滿足對CMMB及DVB-H兩種標準下頻域同步的支持，以一套硬件結構實現了兩種標準頻域同步的融合，同時提高硬件利用率，實現最大程度的硬件復用。圖1適用于CMMB及DVB-H的頻域同步整體硬件結構圖圖2整數倍載波頻偏估計模塊結構圖圖3解擾碼模塊結構圖圖4殘余載波頻偏及采樣頻偏估計模塊結構圖圖5偽隨機序列生成模塊結構圖具體實施例方式根據
發明內容中的方案，適用于CMMB及DVB-H的頻域同步電路的具體實施例方式如下(l)首先進行整數倍載波頻偏的估計。對于CMMB標準，整數倍載波頻偏估計算法如下^>=argmax其中，i(A+Z))表示FFT(快速傅立葉變換)解調后的同步信號的第A:個和第々+D-符號，"'"表示共軛運算，戶iV(A-一表示本地PN序列的移位。《o表示估計的整數倍載波頻偏，集合M表示所選取的PN序列的集合，集合[-^、U表示算法能檢測的最大整數倍頻偏。對于DVB-H標準，整數倍載波頻偏估計算法如下fo=argmax其中A("，Z^(W分別表示FFT后第M個和第^/個OFDM信號中第A:個符號，集合尸表示連續導頻的集合，集合[—zmJmaJ表示算法能檢測的最大整數倍頻偏。可以發現兩種算法都是基于相關-尋找最大值的方法，只是需要緩存的數據以及相關的方式不相同。因此可以如下處理對于數據緩存單元，當前模式為CMMB時，緩存一個同步信號；當前模式為DVB-H時，緩存兩個連續的OFDM符號。當前模式為CMMB時，連續讀取數據緩存單元中的符號進行延遲相關；當前模式為DVB-H時，通過讀取導頻位置存儲單元中導頻的位置來讀取數據緩存單元中的符號進行相關。當前模式為CMMB時，相關后的結果需乘以PiV(fc-m),PW(A-m)由偽隨機序列生成模塊產生。但由于尸W(A:-m)的取值為1和-1，因此相乘只需用對被乘數取反或者取原值來實現即可。相關累加的結果送入控制模塊，判斷最大值，當集合[-/^/^J遍歷完畢時，所取得的最大值的z/o值即是所估計的整數倍頻偏。整數倍頻偏估計模塊只需工作一次，整數倍載波頻偏估計并校正之后給出完成信號，對于DVB-H系統，啟動殘余載波頻偏和采樣頻偏估計模塊；對于CMMB系統，啟動解擾碼模塊，此模塊為CMMB系統特有。(2)解擾碼模塊的算法如下根據"正確解擾的相鄰兩個OFDM符號的連續導頻具有相關性"，擾碼模式識別算法如下所示\濯=argmax|J][(Z"(".《,.("x7VK+A)).(("《(("—1)x+")*]|'.e表示不同的擾碼模式下的擾碼值，A^表示每一個OFDM符號中有效子載波(包括數據子載波和導頻)個數。S.,(Q共有六種取值，由偽隨機序列生成模塊產生。擾碼模式判定之后即可進行解擾，解擾由FFT后的OFDM符號同&,("相乘完成。由于^(A)的取值為,(土1士/)，可以看作同±1±/相乘，因此相乘只需對被乘數取反或者取原值實現。解擾碼模塊需要一直工作。對于CMMB模式，每個OFDM符號解擾碼后給出完成信號，即可啟動殘余載波頻偏和采樣頻偏估計模塊。(3)殘余載波頻偏和采樣頻偏估計模塊的算法如下對于兩種標準，殘余載波頻偏和采樣頻偏估計的算法都可用下式表示D(A:)二Zn(A:)'Z:一州，A:e尸Zarg("(")-Zarg(D⑨)y咖。a、)！>+^二fre/n_fee尸2_-=S、乂7乂J2;r(乂/iV)(ZA:-ZA)，—2豐,).#M—1~其中集合尸表示連續導頻的集合，集合P1,尸2分別表示連續導頻的前一半和后一半，M表示選取的連續導頻個數，iV,,7V分別表示含有循環前綴和不含循環前綴OFDM符號長度，在CMMB和DVB-H標準中都有不同取值。y9為估計的采樣頻偏，f為估計的殘余載波頻偏。可以看出該模塊的基本運算相同，只是對應不同標準集合尸不同。因此只需將兩種標準下連續導頻的位置存儲于不同的導頻位置存儲單元，根據當前模式選擇讀取不同的導頻位置存儲單元，從而在導頻緩存單元中緩存不同的信號。緩存的信號進行相關，幅角計算，然后根據不同的模式選取不同的A^,M值完成殘余頻偏和采樣頻偏的計算。(4)相同硬件在不同模塊之間的復用在整數倍載波頻偏估計，解擾碼，殘余載波頻偏和采樣頻偏估計三個模塊中都用到了相關模塊。相關的本質為復數相乘及求和。由于三個模塊并不同時工作，因此相關模塊可以在三個主模塊中分時復用。由于相關對時序的要求并不嚴格，不需要進行并行相乘和求和，因此可以僅使用一個復數乘法器和一個累加器，大大降低硬件代價。CMMB模式下，整數倍載波頻偏估計及解擾碼模塊都用到了偽隨機序列生成模塊，并且此兩個模塊并不同時工作。因此可以共用一個偽隨機序列生成模塊，將該模塊的初始值，移位寄存器個數，反饋信號做成可配置，即可應用于上述兩個模塊，具體結構如圖5所示，輸入輸出說明如表5所示。在上述方案中，使用了本發明提出的硬件融合復用，同單模式的頻域同步方案相比，僅僅附加了一些控制電路及小的存儲單元，能夠實現對兩種標準下頻域同步的支持，以一套硬件結構實現了CMMB和DVB-H兩種標準頻域同步的融合。<table>tableseeoriginaldocumentpage9</column></row><table>表l.整體硬件結構圖輸入輸出說明<table>tableseeoriginaldocumentpage10</column></row><table><table>tableseeoriginaldocumentpage11</column></row><table>權利要求1.一種適用于CMMB和DVB-H的頻域同步電路結構，其特征在于，由整數倍載波頻偏估計模塊，解擾碼模塊，殘余載波頻偏和采樣頻偏估計模塊構成；整數倍載波頻偏估計模塊，支持CMMB和DVB-H兩種標準的整數倍載波頻偏估計；解擾碼模塊，應用于CMMB模式下擾碼模式識別及解擾碼的運算；殘余載波頻偏及采樣頻偏估計模塊，支持兩種標準的殘余載波頻偏及采樣頻偏估計；模式選擇信號MODE_SEL控制當前工作模式是CMMB還是DVB-H，并為整數倍載波頻偏估計模塊，解擾碼模塊，殘余載波頻偏和采樣頻偏估計模塊送入不同的參數值；首先進行整數倍載波頻偏的估計，估計并補償完成后給出完成信號IFO_DONE，若當前模式為CMMB模式則啟動解擾碼模塊，在解擾碼完成之后啟動余載波頻偏和采樣頻偏估計模塊；若當前模式為DVB-H模塊則啟動殘余載波頻偏和采樣頻偏估計模塊。2.根據權利要求1所述的電路結構，其特征在于在兩種標準中，整數倍載波頻偏估計模塊的估計都是基于頻域特定信號的相關，它由數據緩存單元，導頻位置存儲單元，相關模塊，控制模塊及偽隨機序列生成模塊組成；模式選擇信號MODE—SEL決定電路工作的當前模式是CMMB還是DVB-H,送入MUX多路選擇器模塊進行選擇，選擇內容有(l)數據緩存單元的緩存內容，若是CMMB模式，則緩存一個同步信號；若是DVB-H模式，則緩存兩個連續的OFDM符號；(2)數據緩存單元的讀地址控制，若是CMMB模式，則讀地址控制信號為PN序列的位置+數據偏移若是DVB-H模式，則讀地址控制信號為連續導頻的位置+數據偏移；模式選擇信號還通過組合邏輯門選擇偽隨機序列生成模塊的工作模式，使該模塊僅在CMMB模式下工作；數據緩存單元通過模式選擇信號寫入完畢后進行讀取，并將讀取出的結果送入相關模塊進行相關運算；此時若當前模式為CMMB模式，相關運算的結果還需同偽隨機序列生成模塊的輸出進行相關；若當前模式為DVB-H模式，則相關運算的結果直接送入下級運算，是否同偽隨機序列生成模塊的輸出進行相關由模式選擇信號控制MUX實現；該MUX的輸出送入累加-絕對值模塊進行累加并求絕對值；接著送入比較器，比較器的初值設為0;當輸入值大于比較器初值時，則替換當前初值成為新的初值；若輸入值小于比較器初值則保留原有初值；當預設的所有數據偏移情況遍歷完畢之后，得到的比較器最大值對應的數據偏移z/o就是估計的整數倍載波頻偏；整數倍載波頻偏估計并補償后送出完成信號，驅動下一級模塊；若是CMMB模式，則驅動解擾碼模塊；若是DVB-H模式，則驅動殘余載波頻偏及采樣頻偏估計模塊。3.根據權利要求1所述的電路結構，其特征在于，解擾碼模塊完成擾碼的模式識別及解擾碼，由偽隨機序列生成模塊，相關模塊，控制模塊及導頻位置存儲單元組成；偽隨機序列生成模塊通過輸入端控制SRAM_MODE分別產生6種不同初值的擾碼；導頻位置存儲單元存儲導頻的位置，通過讀取該單元來判斷當前輸入是不是導頻，若是導頻則進行延遲直到下一個符號的相同位置導頻到來；兩個符號的導頻分別用偽隨機序列生成模塊產生的6種擾碼解擾后再進行相關累加，產生六種相關累加和；得到最大值所采取的擾碼方式就是擾碼模式；擾碼模式確定之后即可對之后的符號進行解擾，通過共軛-相乘模塊實現。4.根據權利要求1所述的電路結構，其特征在于，兩種標準中，殘余載波頻偏及采樣頻偏估計均由相鄰兩個符號中連續導頻的相關并取幅角完成，殘余載波頻偏及采樣頻偏估計模塊由相關模塊，幅角計算模塊，導頻緩存單元及導頻位置存儲單元組成；模式選擇信號MODE_SEL選擇當前工作的模式，通過MUX控制導頻位置的判斷，從而進行導頻緩存，緩存的連續兩個符號的導頻進行相關，然后送入幅角計算模塊進行求幅角運算，然后進行一些常系數運算后得到最終的估計結果。5.根據權利要求2、3或4所述的電路結構；其特征在于相關模塊為整數倍載波頻偏估計模塊、解擾碼模塊、殘余載波頻偏及采樣頻偏估計模塊的復用模塊，并且不在同一時刻工作，相關模塊采用串行相關，并只用一個復數乘法器。6.根據權利要求2或3所述的電路結構，其特征在于偽隨機序列生成模塊為整數倍載波頻偏估計模塊和解擾碼模塊的復用模塊，它由控制模塊及移位寄存器序列構成；控制模塊改變初值、移位寄存器個數、反饋信號，從而應用于不同模塊。全文摘要本發明屬于無線數字通信
技術領域：
，具體為一種能夠同時支持中國移動多媒體標準CMMB及歐洲移動多媒體標準DVB-H的頻域同步電路結構。主要包括整數倍載波頻偏估計模塊，解擾碼模塊，殘余載波頻偏及采樣頻偏估計模塊，控制模塊等部分。整數倍載波頻偏估計模塊，支持CMMB和DVB-H兩種標準的整數倍載波頻偏估計；解擾碼模塊，應用于CMMB模式下擾碼模式識別及解擾碼的運算；殘余載波頻偏及采樣頻偏估計模塊，支持兩種標準的殘余載波頻偏及采樣頻偏估計。本發明根據兩種標準頻域結構的相似性，提出一種結構以最低的硬件代價實現最大程度的復用，從而以一套硬件結構支持兩種標準的頻域同步。文檔編號H04L27/26GK101626359SQ200910056140公開日2010年1月13日申請日期2009年8月7日優先權日2009年8月7日發明者曾曉洋,李斯夢,楠邵,赟陳申請人:復旦大學