專利名稱：多通道視頻實(shí)時(shí)傳輸用多媒體橋的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種多通道視頻實(shí)時(shí)傳輸用多媒體橋。
背景技術(shù)：
目前在視頻處理行業(yè)中，多采用SoC芯片或DSP,成本高。DMA效率低，難 以實(shí)現(xiàn)多通道視頻實(shí)時(shí)傳輸。更多通道的擴(kuò)展需要增加額外的PCI橋芯片，增 加了產(chǎn)品復(fù)雜度，增大了故障率。
發(fā)明內(nèi)容
本發(fā)明的目的就是為了解決上述問題，提供一種具有結(jié)構(gòu)簡單，成本低， 信號傳輸效率高，性能可靠等優(yōu)點(diǎn)的多通道視頻實(shí)時(shí)傳輸用多媒體橋。 為實(shí)現(xiàn)上述目的，本發(fā)明采用如下技術(shù)方案
一種多通道視頻實(shí)時(shí)傳輸用多媒體橋，它的輸入端與一組視頻解碼器連接， 接收數(shù)字視頻，它的輸出端則與系統(tǒng)內(nèi)存連接，所述多媒體橋包括多組按陣列 排布的視頻處理單元，視頻單元數(shù)量與視頻解碼器相同，每個(gè)視頻解碼器與一 個(gè)對應(yīng)的視頻處理單元連接；每個(gè)視頻處理單元包括一個(gè)縮放器，縮放器與緩 存裝置連接，緩存裝置與DMA控制器連接，同時(shí)各視頻處理單元的縮放器間、 緩存裝置間以及DMA控制器間各自相連，同時(shí)各縮放器和緩存裝置均與參數(shù)設(shè) 置模塊連接，各DMA控制器均與仲裁器連接；各視頻解碼器還與相應(yīng)的控制器 連接。
所述視頻解碼器信號為CX25837，它接收CVBS信號，并將模擬視頻轉(zhuǎn)成數(shù) 字視頻BT. 656輸出。
所述緩存裝置為FIF0模塊；它們均與參數(shù)設(shè)置模塊連接。 所述控制器為I2C總線控制器，它通過I2C總線對視頻解碼器的初始化。 所述各DMA控制器均與PCI總線連接。
本發(fā)明中，首先I2C總線控制器對各個(gè)CX25837 (科勝訊公司的一種視頻解 碼器)進(jìn)行初始化，初始化后各CVBS (復(fù)合視頻廣播信號)接入到CX25837, CX25837將模擬視頻轉(zhuǎn)成數(shù)字視頻(BT. 656)輸出到多媒體橋的相應(yīng)縮放器，經(jīng) 過縮放處理后將數(shù)據(jù)輸出到FIF0暫存。DMA控制器檢測FIFO隊(duì)列是否已滿，如 果己滿就向仲裁器提出申請，如果不滿就不向仲裁器申請并繼續(xù)等待直至隊(duì)列 排滿。仲裁器根據(jù)設(shè)定的優(yōu)先級規(guī)則，將PCI總線交給最先申請總線的DMA控 制器。DMA控制器獲得仲裁器授權(quán)后，將數(shù)據(jù)從FIFO中搬運(yùn)到系統(tǒng)內(nèi)存，過程 完成后，交出總線控制權(quán)。 一個(gè)多媒體橋包含4X縮放器、4XFIF0、 4XDMA，縮 放器和FIFO的傳輸控制器控制。另外，包含I2C控制器，實(shí)現(xiàn)通過12(:總線對 視頻解碼器的初始化。
本發(fā)明的有益效果是
① 設(shè)計(jì)了一款多媒體橋，可以實(shí)現(xiàn)4XDMA通道，使產(chǎn)品設(shè)計(jì)變得簡單，產(chǎn) 品的總成本降低，并且產(chǎn)品設(shè)計(jì)人員可以選擇價(jià)格便宜的普通視頻解碼 器來設(shè)計(jì)產(chǎn)品。
② 優(yōu)化了DMA傳輸方式，提示了DMA傳輸效率，很容易實(shí)現(xiàn)多通道視頻實(shí) 時(shí)傳輸。
③ 更多通道集成在一個(gè)板子上，無需增加額外器件，產(chǎn)品變得簡潔，提高
3了可靠性，減少了電磁輻射。
圖l為本發(fā)明的結(jié)構(gòu)示意圖。
其中，l.視頻解碼器，2.縮放器，3.參數(shù)設(shè)置模塊，4. 12(:總線控制器，5. FIFO模 塊，6.DMA控制器，7.仲裁器，8.PCI總線，9.系統(tǒng)內(nèi)存。
具體實(shí)施例方式
下面結(jié)合附圖與實(shí)施例對本發(fā)明做進(jìn)一步說明。
圖1中，本發(fā)明的多媒體橋輸入端與一組視頻解碼器1連接，接收數(shù)字視 頻，它的輸出端則與系統(tǒng)內(nèi)存9連接，多媒體橋包括多組按陣列排布的視頻處 理單元，視頻單元數(shù)量與視頻解碼器1相同，每個(gè)視頻解碼器1與一個(gè)對應(yīng)的 視頻處理單元連接；每個(gè)視頻處理單元包括一個(gè)縮放器2,縮放器2與緩存裝置 連接，緩存裝置與DMA控制器6連接，同時(shí)各視頻處理單元的縮放器2間、緩 存裝置間以及DMA控制器6間各自相連，同時(shí)各縮放器2和緩存裝置均與參數(shù) 設(shè)置模塊3連接，各DMA控制器6均與仲裁器7連接；各視頻解碼器l還與相 應(yīng)的控制器連接。控制器為I2C總線控制器4，它通過I2C總線對視頻解碼器1 初始化。各DMA控制器6同時(shí)還與PCI總線8連接，PCI總線8作為多媒體橋的 輸出端與系統(tǒng)內(nèi)存9連接。
本發(fā)明中，視頻解碼器型號為CX25837,它接收CVBS信號，并將模擬視頻 轉(zhuǎn)成數(shù)字視頻BT.656輸出。
縮放器是一個(gè)公知的圖像放大縮小處理電路，它可以按照設(shè)定的比例對視 頻圖像進(jìn)行放大或縮??；緩存裝置為FIFO模塊，它對縮放器處理后的視頻圖像 數(shù)據(jù)進(jìn)行暫存，并按照視頻圖像數(shù)據(jù)先進(jìn)先出的順序進(jìn)行排列；它們均與參數(shù) 設(shè)置模塊連接，參數(shù)設(shè)置模塊為公知電路，其功能為對縮放器和FIF0模塊進(jìn)行 參數(shù)設(shè)置。
權(quán)利要求
1.一種多通道視頻實(shí)時(shí)傳輸用多媒體橋，它的輸入端與一組視頻解碼器連接，接收數(shù)字視頻，它的輸出端則與系統(tǒng)內(nèi)存連接，其特征是，所述多媒體橋包括多組按陣列排布的視頻處理單元，視頻單元數(shù)量與視頻解碼器相同，每個(gè)視頻解碼器與一個(gè)對應(yīng)的視頻處理單元連接；每個(gè)視頻處理單元包括一個(gè)縮放器，縮放器與緩存裝置連接，緩存裝置與DMA控制器連接，同時(shí)各視頻處理單元的縮放器間、緩存裝置間以及DMA控制器間各自相連，同時(shí)各縮放器和緩存裝置均與參數(shù)設(shè)置模塊連接，各DMA控制器均與仲裁器連接；各視頻解碼器還與相應(yīng)的控制器連接。
2. 如權(quán)利要求1所述的多通道視頻實(shí)時(shí)傳輸用多媒體橋，其特征是，所述 視頻解碼器信號為CX25837，它接收CVBS信號，并將模擬視頻轉(zhuǎn)成數(shù)字視頻 BT. 656輸出。
3. 如權(quán)利要求1所述的多通道視頻實(shí)時(shí)傳輸用多媒體橋，其特征是，所述 緩存裝置為FIFO模塊；它們均與參數(shù)設(shè)置模塊連接。
4. 如權(quán)利要求1所述的多通道視頻實(shí)時(shí)傳輸用多媒體橋，其特征是，所述 控制器為12(:總線控制器，它通過12(:總線對視頻解碼器的初始化。
5. 如權(quán)利要求1所述的多通道視頻實(shí)時(shí)傳輸用多媒體橋，其特征是，所述 各DMA控制器均與PCI總線連接。
全文摘要
本發(fā)明公開了一種多通道視頻實(shí)時(shí)傳輸用多媒體橋。它具有結(jié)構(gòu)簡單，成本低，信號傳輸效率高，性能可靠等優(yōu)點(diǎn)。其結(jié)構(gòu)為它的輸入端與一組視頻解碼器連接，接收數(shù)字視頻，它的輸出端則與系統(tǒng)內(nèi)存連接，所述多媒體橋包括多組按陣列排布的視頻處理單元，視頻單元數(shù)量與視頻解碼器相同，每個(gè)視頻解碼器與一個(gè)對應(yīng)的視頻處理單元連接；每個(gè)視頻處理單元包括一個(gè)縮放器，縮放器與緩存裝置連接，緩存裝置與DMA控制器連接，同時(shí)各視頻處理單元的縮放器間、緩存裝置間以及DMA控制器間各自相連，同時(shí)各縮放器和緩存裝置均與參數(shù)設(shè)置模塊連接，各DMA控制器均與仲裁器連接；各視頻解碼器還與相應(yīng)的控制器連接。
文檔編號H04L29/00GK101588485SQ200910016410
公開日2009年11月25日 申請日期2009年6月19日 優(yōu)先權(quán)日2009年6月19日
發(fā)明者李俊峰 申請人:濟(jì)南中維世紀(jì)科技有限公司