數字基頻處理器及其之操作方法、以及無線裝置及其方法

文檔序號：7916315閱讀：298來源：國知局

專利名稱：數字基頻處理器及其之操作方法、以及無線裝置及其方法
技術領域：
本發明是有關于一種相機模塊的直接接口，用于數字基頻處理器的一般
用途輸入/輸出(I/O)端口。
背景技術：
在一些例子中，數字基頻處理器具有一般用途輸入輸出(GPIO)端口，其可用作輸入或輸出端。例如，當GPIO端口用作輸出端時，數據可寫入至緩存器，以控制在輸出端被驅動的狀態。當GPIO端口用作輸入端時，輸入端的狀態可通過讀取緩存器的狀態而檢測得。在數字基頻處理器的GPIO端口無法設計來接收同步并列數據。例如由數字相機模塊所產生的影像數據。在一些例子下，專用的接口用在基頻處理芯片上，或者專門的附加集成電路(稱為后端電路、輔助芯片、或協處理器)被用來致能相機模塊至移動式電話的基頻處理器的連接。

發明內容
在移動式無線裝置中，相機模塊可直接連接至不具有專用接口的基頻處理器，而不需外部的協處理器。相機模塊的數據接口直接連接基頻處理器的一般用途輸入/輸出端口的接腳，以致能基頻處理器擷取來自相機模塊的同步并列數據流。在一些例子中，基頻處理器外部的邏輯電路將相機模塊與基頻處理器的一般用途輸入/輸出端口接合。一般用途輸入/輸出端口通過使用來自相機模塊的頻率信號來模仿相機接口的功能，以觸發對于由一般用途輸入/輸出端口所擷取的數據的DMA傳送。
8在本發明的一觀點中，數字基頻處理器包括一般用途輸入/輸出端口以及處理單元。處理單元用以通過一般用途輸入/輸出端口將接收自相機模塊的影像數據傳送至存儲器，其中，相機模塊直接連接一般用途輸入/輸出端口。
此數字基頻處理器的實施還包括一或多個下列特征。處理單元可包括直
接存儲器訪問(direct memory access, DMA)控制器，用以根據中斷信號來執行自一般用途輸入/輸出端口至存儲器的影像數據的DMA傳送。此數字基頻處理器可邏輯電路，用以根據接收來自相機模塊與DMA控制器的多個同步信號，來產生中斷信號。此存儲器可位于數字基頻處理器的外部或內部。處理單元可提供來自存儲器的影像信號，以在預覽模式下顯示。處理單元可對影像信號進行編碼，以在拍攝模式下儲存。
在本發明的另一觀點中，提供數字基頻處理器的操作方法。此方法包括通過數字基頻處理器的一般用途輸入/輸出端口接收來自相機模塊的影像數據，以及將來自一般用途輸入/輸出端口的影像數據傳送至存儲器。
此方法的實施還包括一或多個下列特征。傳送影像數據的步驟包括自一般用途輸入/輸出端口至該存儲器的直接存儲器訪問(direct memory access, DMA)傳送。此方法可包括根據來自相機模塊的一或多個同步信號以及來自數字基頻處理器的一或多個的多個同步信號，同步DMA傳送。影像數據考傳送至外部存儲器。影像數據可傳送至數字基頻處理器的內部存儲器。此方法可包括提供來自存儲器的影像數據，以在預覽模式下顯示。此方法可包括對影像數據進行編碼，以在拍攝模式下儲存。
在本發明的另一觀點中，無線裝置包括數字基頻處理器、相機模塊、以及存儲器。數字基頻處理器具有一般用途輸入/輸出端口。相機模塊具有相機接口，其中，此相機接口直接連接至數字基頻處理器的一般用途輸入/輸出端口。存儲器用來儲存影像數據。數字基頻處理器包括處理單元，用來將影像數據由一般用途輸入/輸出端口傳送該存儲器。
此無線裝置的實施還包括一或多個下列特征。處理單元可包括直接存儲
9器訪問(direct memory access, DMA)控制器，用來執行自一般用途輸入/輸出端口至存儲器的影像數據的DMA傳送。無線裝置還包括邏輯電路，位于數字基頻處理器的外部，用以同步通過一般用途輸入/輸出端口的影像數據傳送。存儲器可包括位于數字基頻處理器外部的一存儲器。存儲器可包括位數字基頻處理器的一內部存儲器。一般用途輸入/輸出端口可包括數字基頻處理器的多個獨立可控制的輸入/輸出導線。
在本發明的另一觀點中，集成電路包括一般用途輸入/輸出端口以及控制器。控制器根據中斷信號來控制自一般用途輸入/輸出端口至存儲器的數據傳送。邏輯電路位于集成電路的外部，用以根據多個同步信號來產生中斷信號，其中，同步信號同步由集成電路外部的數據模塊而傳送至一般用途輸入/輸出端口的一數據。邏輯電路具有根據來自集成電路的一信號而清除中斷信號的邏輯，且來自集成電路的信號是指示控制器己初始化自一般用途輸入/輸出端口至存儲器的數據傳送。
此實施可包括還包括一或多個下列特征。當邏輯電路由每一同步信號所觸發時，邏輯電路可始中斷信號位于第一邏輯位準，且邏輯電路可根據用來指示控制器已初始化數據傳送的信號接收而使中斷信號位于第二位準。控制器可包括直接存儲器訪問(direct memory access, DMA)控制器。一般用途輸入/輸出端口可包括多個獨立可控制輸入/輸出導線，且同步化數據報括同步化并列數據。集成電路可由自己本身接收在般用途輸入/輸出端口的同步數據而不需邏輯電路。集成電路可包括一數字基頻處理器，用以處理多個無線電信信號。集成電路可包括一處理器，用以執行一操作系統來安排多個應用的執行，以避免干擾自一般用途輸入/輸出端口至存儲器的數據傳送。用來指示控制器已初始化數據傳送的信號包括一總線同意信號，其指示總線己對控制器同意，以致能控制器初始化至存儲器的數據傳送。集成電路可包括一位準觸發中斷輸入端，用以接收中斷信號，且當中斷信號維持在一第一位準時，控制器重復地將數據自一般用途輸入/輸出端口傳送至存儲器。邏輯輯電路可
10通過將中斷信號設定至一第二位準以清除中斷信號。數據模塊可包括一數字相機模塊，且同步化信號包括影像信號。
在本發明的另一觀點中，使用數據模塊來產生被同步至一頻率信號的同步化數據，于集成電路的一般用途輸入/輸出端口上接收來自數據模塊的同步化信號，根據中斷信號將同步化數據由一般用途輸入/輸出端口傳送至存儲器，使用集成電路外部的邏輯電路以根據頻率信號來產生中斷信號，使用集成電路來產生用以指示自一般用途輸入/輸出端口至存儲器的數據傳送已初始化的信號，以及使用邏輯電路且根據指示自一般用途輸入/輸出端口至存儲器的數據傳送己初始化的信號，來清除中斷信號。
此實施可包括還包括一或多個下列特征。在一般用途輸入/輸出端口上接收同步化信號的步驟可包括，在一般用途輸入/輸出端口的多個獨立可控制輸入/輸出導線上接收并列同步數據。使用數據模塊產生同步化數據的步驟包括可包括，使用數字相機模塊來產生影像數據。產生中斷信號的步驟可包括，只有當一水平參考信號指示數字相機模塊正輸出有效影像數據時，根據頻率信號產生中斷信號。中斷信號由集成電路的一位準觸發中斷輸入端所接收。
在本發明的另一觀點中，傳送同步并列數據至集成電路的一般用途輸入/ 輸出端口，其中，此集成電路并不被設置成使用該一般用途輸入/輸出端口來接收同步并列數據。使用集成電路外部的邏輯電路來控制中斷信號，其中，中斷信號用來觸發自一般用途輸入/輸出端口至存儲器的同步并列數據傳送，使得對于用來同步化此同步并列數據的頻率信號的每一周期而言，不會再有自一般用途輸入/輸出端口至存儲器的單一傳送。中斷信號的控制是根據頻率信號以及來自集成電路的信號，且來自集成電路的該號是指示自一般用途輸入/輸出端口至存儲器的數據傳送已初始化。
此實施可包括還包括一或多個下列特征。在傳送同步并列數據至一般用途輸入/輸出端口的步驟包括，在一般用途輸入/輸出端口的多個獨立可控制輸入/輸出導線上接收該列同步數據。同步并列數據可使用數字相機模塊來產生，且同步并列數據報括影像數據。中斷信號可由在集成電路的位準觸發中斷輸入端上所接收。

圖1表示無線裝置的示意圖，在此無線裝置中，相機模塊直接連接至數
字基頻處理器的一般用途輸入/輸出端口；圖2表示數字基頻處理器的示意圖3表示在圖1的無線裝置的預覽模式的數據流動示意圖；以及圖4表示在圖1的無線裝置的拍攝模式的數據流動示意圖。附圖標號
10 移動式無線裝置；12 數字基頻處理器；14 相機模塊；16 外部存儲器；20 邏輯電路；30 一般用途輸入/輸出(GPIO)端口； 32 處理器； 34 直接存儲器訪問(DMA)控制器；36 內部存儲器；38 數字信號處理器(DSP);
VSYNC 垂直同步信號；HREF 水平同步信號；PCLK 像素頻率； Data2-Data9 數據線；12C一CLK 頻率信號；12C一DATA 序列數據信號； XCLK 頻率信號(主要頻率)；DMA—EBUS一GNT DMA總線同意信號； PBUS 周邊總線；DMABUS DMA總線；EBUS 外部總線；SBUS 系統總線；RBUS 隨機處理存儲器總線。
具體實施例方式
為使本發明的上述目的、特征和優點能更明顯易懂，下文特舉一較佳實施例，并配合附圖，作詳細說明如下。
參閱圖l，在一些實施下，移動式無線裝置10包括數字基頻處理器12、相機模塊14、以及用來儲存相機模塊14所獲得的影像數據的外部存儲器16。無線裝置10可包括邏輯電路20，用來幫助影像數據自相機模塊14至數字基
12頻處理器12的同步轉傳送。某些相機模塊類型不需要邏輯電路20。在一些例子中，影像數據儲存在數字基頻處理器12的內建存儲器。
相機模塊14直接連連接數字基頻處理器12的一般用途輸入/輸出(GPK)) 端口30。這些一般用途輸入/輸出(GPIO)端口30包括多個獨立、且個別可控制的導線，其用作提供至數字基頻處理器12的輸入或來自數字基頻處理器 12的輸出。圖1的配置允許相機模塊14用在無線裝置10，而沒有獨立的協處理器來輔助數字基頻處理器12的需求，也沒有在數字基頻處理器12上設置專用相機接口的需求。
參閱圖2，在一些實施中，數字基頻處理器12包括處理器32 (例如微處理器，MCU)、直接存儲器訪問(direct memory access, DMA)控制器34、內部存儲器36(例如靜態隨機存儲器，SRAM)、以及數字信號處理器(digital signal processor, DSP) 38。數字基頻處理器12的組件通過內部總線而相互連接，包括周邊總線(PBUS)、 DMA總線(DMABUS)、外部總線(EBUS)、系統總線(SBUS)、以及隨機處理存儲器總線(RBUS)。 DMA控制器34將影像數據自GPIO端口 30通過總線PBUS、 DMABUS、以及EBUS而傳送到外部存儲器16，或者通過總線PBUS、 DMABUS、以及RBUS傳送至內部存儲器36。數字基頻處理器12可包括附加的組件。
相機模塊14的接口信號包括垂直同步信號VSYNC、水平同步信號 HREF、像素頻率PCLK、以及8條數據線Data2-Data9，以于每一像素頻率周期下傳送一字節的影像數據。在一些實施中，可有10數據線或其他數量的數據線。接口信號也包括由數字基頻處理器12提供至相機模塊14的數據。工業標準串行接口 (稱為I2C接口 )包括頻率信號12C一CLK以及序列數據信號 I2C—DATA。此I2C串行接口可用來配置及控制相機模塊14，例如設定分辨率以及影像格式等等。基頻處理器12也提供頻率信號XCLK (主要頻率)至相機模塊14。頻率XCLK是作為相機模塊14操作的頻率，而像素頻率PCLK 是由相機模塊14自頻率XCLK所擷取而獲得的。如圖1所示，水平同步信號HREF及像素頻率PCLK提供至邏輯電路20。數字基頻處理器12提供DMA總線同意信號DMA—EBUS—GNT至邏輯電路 20。邏輯電路則提供字節預備中斷(Byte Ready Interrupt)信號至基頻處理器 12。
在圖1的例子中，在垂直同步信號VSYNC為低位準且水平同步信號 HREF為高位準的期間，相機模塊14處理有效視頻或影像數據。此數據在數據在線根據像素頻率PCLK的主動正緣來變化。
相機模塊14的8條數據線Data2-data9連接至GPIO端口 30接腳的8調
連續數據線，以避免額外的軟件重新整理字節，并保證每一有效像素數據的字節下的單一DMA轉移。由于相機模塊14的像素頻率為連續的，即使在水平與垂直遮沒期間，數字基頻處理器12只有在有效視頻數據像素頻率期間被中斷。為了達到此結果，像素頻率PCLK根據水平同步信號HRDF而被暫停 (gated)。一些相機模塊提供暫停水平同步信號，且因此無法獲得頻率暫停。根據接收中斷，在數字基頻處理器12的DMA控制器34讀取來自GPIO端口 30的字節，且將其儲存在外部存儲器16。
在數字基頻處理器12的位準驅動GPIO中斷傳送至DMA控制器34的中斷控制器。重新設定外部中斷的位準則重置了對系統DMA控制器的中斷，且不會要求軟件介入來清除在每一像素頻率緣的中斷狀態旗標。邏輯電路20用來實現此操作。
如圖1所示，邏輯電路12包括及邏輯門(AND) 40，其輸出端連接至正緣驅動D型正反器(DFF) 42的頻率輸入端。反相邏輯門44的輸出端連接至 D型正反器42的清除輸入端。像素頻率PCLK由及邏輯門40根據水平同步信號HREF而被中斷。對于提供中斷水平同步信號HREF的那些相機模塊而言，則不需使用及邏輯門40。
在像素頻率PCLK的正緣時，在D型正反器42的輸出端Q或的正緣。D 型正反器42的輸出端提供位準觸發中斷至數字基頻處理器12，且用來數字基頻處理器12的觸發系統DMA控制器34。系統DMA控制器34處理中斷且自GPIO端口 30的數據線來讀取數據字節。當對內部總線EBUS的存取中斷時，總線同意信號DMA—EBUS一GNT則通過反相邏輯門44傳送至D型正反器42的異步清除輸入端，其立刻清除位準觸發中斷源。此確保中斷被清除，使得字節被讀取且寫入至系統存儲器。此避免相同數據字節被多次讀取(多次讀取可能發生在中斷沒有被清除的情況下)。
圖3表示在圖1的無線裝置10中相機模塊14的預覽模式的示意圖。在預覽模式期間，用戶于無線裝置10的顯示屏幕上預覽相機模塊14前的物體。相機模塊14可用來處理具有RGB565數據格式的QCIF/QQVGA影像。一般而言，可配置多變的尺寸和格式。每一位準觸發中斷上，DMA控制器34讀取來自GPIO端口30的字節，且將字節傳送至外部存儲器16。由于相機模塊 14首先傳送出RG字節，接著送出GB字節給每一像素，因此像素半字組 (halfWord)在存儲器中交換。處理器32記錄此字節且將一顯示預備QQVGA 畫框儲存在數字基頻處理器12的內部存儲器36。處理器32接著將影像畫框寫入至無線裝置10的顯示器50。
圖4表示在圖1的無線裝置10中相機模塊14的拍攝模式的示意圖。在拍攝模式中，用戶按壓在無線裝置10的按鍵，且擷取單一VGA尺寸的影像。相機模塊14處理YUV422數據格式的VGA影像，在每一位準驅動中斷上， DMA控制器34讀取來自GPIO端口 30的字節，且將此字節傳送至外部存儲器14。由于影像數據所要求操作是脫機處理操作，因此字節交換不會發生在拍攝模式下。脫機JPGE編碼由處理器32來執行。
雖然己說明不同的實施方式，在本發明的精神與范圍下有其他得實施方式。例如，使用邏輯電路20來致能具有GPIO端口的集成電路以直接接收同步并列數據，不限制于致能數字基頻處理器以直接接收來自無線裝置內的數字相機模塊的影像數據。此數字基頻處理器可以其他集成電路來取代，且不必要處理基頻信號。模塊14可以產生同步并列數據的其他數據模塊來取代，且不必要產生影像數據。邏輯電路20可使用不同于圖1的其他類型的邏輯設備。
本發明雖以較佳實施例揭示如上，然其并非用以限定本發明的范圍，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和范圍內，當可做些許的更動與潤飾，因此本發明的保護范圍當視權利要求所界定者為準。
權利要求
1. 一種數字基頻處理器，其特征在于，該數字基頻處理器包括一般用途輸入/輸出端口；以及一處理單元，用以通過所述的一般用途輸入/輸出端口將接收自一相機模塊的一影像數據傳送至一存儲器，其中，該相機模塊直接連接該一般用途輸入/輸出端口。
2. 如權利要求第1項所述的數字基頻處理器，其特征在于，所述的處理單元包括一直接存儲器訪問控制器，用以根據一中斷信號來執行自所述的一般用途輸入/輸出端口至所述的存儲器的影像數據的直接存儲器訪問傳送。
3. 如權利要求第1項所述的數字基頻處理器，其特征在于，該數字基頻處理器還包括一邏輯電路，用以根據接收來自所述的相機模塊與所述的直接存儲器訪問控制器的多個同步信號，來產生所述的中斷信號。
4. 如權利要求第1項所述的數字基頻處理器，其特征在于，所述的存儲器位于所述的數字基頻處理器的外部。
5. 如權利要求第1項所述的數字基頻處理器，其特征在于，所述的存儲器位于所述的數字基頻處理器的內部。
6. 如權利要求第1項所述的數字基頻處理器，其特征在于，所述的處理單元用以提供來自所述的存儲器的影像信號，以在一預覽模式下顯示。
7. 如權利要求第1項所述的數字基頻處理器，其特征在于，所述的處理單元用以對所述的影像信號進行編碼，以在一拍攝模式下儲存。
8. —種數字基頻處理器的操作方法，其特征在于，該方法包括通過所述的數字基頻處理器的一般用途輸入/輸出端口接收來自一相機模塊的一影像數據；以及將來自所述的一般用途輸入/輸出端口的影像數據傳送至一存儲器。
9. 如權利要求第8項所述的操作方法，其特征在于，傳送所述的影像數據的步驟包括自所述的一般用途輸入/輸出端口至所述的存儲器的一直接存儲器訪問傳送。
10. 如權利要求第9項所述的操作方法，其特征在于，該方法還包括根據來自所述的相機模塊的一或多個同步信號以及來自所述的數字基頻處理器的一或多個的多個同步信號，同步所述的直接存儲器訪問傳送。
11. 如權利要求第8項所述的操作方法，其特征在于，所述的影像數據傳送至一外部存儲器。
12. 如權利要求第8項所述的操作方法，其特征在于，所述的影像數據傳送至所述的數字基頻處理器的一內部存儲器。
13. 如權利要求第8項所述的操作方法，其特征在于，所述的方法還包括提供來自所述的存儲器的所述的影像數據，以在一預覽模式下顯示。
14. 如權利要求第8項所述的操作方法，其特征在于，所述的方法還包括對所述的影像數據進行編碼，以在一拍攝模式下儲存。
15. —種無線裝置，其特征在于，該無線裝置包括一數字基頻處理器，具有一一般用途輸入/輸出端口；一相機模塊，具有一相機接口，其中，該相機接口直接連接至所述的數字基頻處理器的所述的一般用途輸入/輸出端口；以及一存儲器，用來儲存一影像數據，其中，所述的數字基頻處理器包括一處理單元，用來將該影像數據由所述的一般用途輸入/輸出端口傳送至所述的存儲器。
16. 如權利要求第15項所述的無線裝置，其特征在于，所述的處理單元包括一直接存儲器訪問控制器，用來執行自所述的一般用途輸入/輸出端口至所述的存儲器的影像數據的直接存儲器訪問傳送。
17. 如權利要求第16項所述的無線裝置，其特征在于，所述的無線裝置還包括一邏輯電路，位于所述的數字基頻處理器的外部，用以同步通過所述的一般用途輸入/輸出端口的影像數據的傳送。
18. 如權利要求第15項所述的無線裝置，其特征在于，所述的存儲器包括位于所述的數字基頻處理器外部的一存儲器。
19. 如權利要求第15項所述的無線裝置，其特征在于，所述的存儲器包括位所述的數字基頻處理器的一內部存儲器。
20. 如權利要求第15項所述的無線裝置，其特征在于，所述的一般用途輸入/輸出端口包括所述的數字基頻處理器的多個獨立可控制的輸入/輸出導線。
21. —種裝置，其特征在于，該裝置包括一集成電路，包括一般用途輸入/輸出端口；一控制器，用以根據一中斷信號來控制自所述的一般用途輸入/輸出端口至一存儲器的數據傳送；以及一邏輯電路，位于所述的集成電路的外部，用以根據多個同步信號來產生所述的中斷信號，其中，所述的同步信號同步由所述的集成電路外部的一數據模塊而傳送至所述的一般用途輸入/輸出端口的一數據，該邏輯電路具有根據來自該集成電路的一信號而清除該中斷信號的邏輯，且來自該集成電路的該信號是指示所述的控制器已初始化自所述的一般用途輸入/輸出端口至所述的存儲器的數據傳送。
22. 如權利要求第21項所述的裝置，其特征在于，當所述的邏輯電路被每一所述的同步信號所觸發時，該邏輯電路使所述的中斷信號處于一第一邏輯位準，且所述的邏輯電路根據指示所述的控制器已初始化數據傳送的所述的信號的接收，以使得所述的中斷信號處于一第二邏輯位準。
23. 如權利要求第21項所述的裝置，其特征在于，所述的控制器包括一直接存儲器訪問控制器。
24. 如權利要求第21項所述的裝置，其特征在于，所述的一般用途輸入/ 輸出端口包括多個獨立可控制輸入/輸出導線，且所述的同步化數據報括同步化并列數據。
25. 如權利要求第21項所述的裝置，其特征在于，所述的集成電路由自己本身接收在所述的般用途輸入/輸出端口的同步數據而不需所述的邏輯電路。
26. 如權利要求第21項所述的裝置，其特征在于，所述的集成電路包括一數字基頻處理器，用以處理多個無線電信信號。
27. 如權利要求第21項所述的裝置，其特征在于，所述的集成電路包括一處理器，用以執行一操作系統來安排多個應用的執行，以避免干擾自所述的一般用途輸入/輸出端口至所述的存儲器的數據傳送。
28. 如權利要求第21項所述的裝置，其特征在于，指示所述的控制器已初始化數據傳送的所述的信號包括一總線同意信號，用以指示一總線已對所述的控制器同意，以致能所述的控制器初始化至所述的存儲器的數據傳送。
29. 如權利要求第21項所述的裝置，其特征在于，所述的集成電路包括一位準觸發中斷輸入端，用以接收該中斷信號，且當該中斷信號維持在一第一位準時，所述的控制器重復地將數據自所述的一般用途輸入/輸出端口傳送至所述的存儲器。
30. 如權利要求第29項所述的裝置，其特征在于，所述的邏輯電路通過將所述的中斷信號設定至一第二位準以清除該中斷信號。
31. 如權利要求第21項所述的裝置，其特征在于，所述的裝置還包括所述的數據模塊。
32. 如權利要求第31項所述的裝置，其特征在于，所述的數據模塊包括一數字相機模塊，且所述的同步化信號包括影像信號。
33. —種方法，其特征在于，該方法包括使用一數據模塊來產生一同步化數據，其中，該同步化數據被同步至一頻率信號；于一集成電路的一般用途輸入/輸出端口上接收來自所述的數據模塊的同步化信號；根據一中斷信號，將所述的同步化數據由所述的一般用途輸入/輸出端口傳送至一存儲器；使用所述的集成電路外部的一邏輯電路以根據所述的頻率信號來產生所述的中斷信號；使用所述的集成電路，來產生用以指示自所述的一般用途輸入/輸出端口至所述的存儲器的數據傳送已初始化的一信號；以及使用所述的邏輯電路且根據指示自所述的一般用途輸入/輸出端口至所述的存儲器的數據傳送已初始化的信號，來清除所述的中斷信號。
34. 如權利要求第33項所述的方法，其特征在于，在所述的一般用途輸入 /輸出端口上接收所述的同步化信號的步驟包括在所述的一般用途輸入/輸出端口的多個獨立可控制輸入/輸出導線上接收并列同步數據。
35. 如權利要求第33項所述的方法，其特征在于，使用所述的數據模塊產生所述的同步化數據的步驟包括使用一數字相機模塊來產生影像數據。
36. 如權利要求第35項所述的方法，其特征在于，產生所述的中斷信號的步驟包括只有當一水平參考信號指示所述的數字相機模塊正輸出有效影像數據時，根據所述的頻率信號產生所述的中斷信號。
37. 如權利要求第33項所述的方法，其特征在于，所述的方法還包括在所述的集成電路的一位準觸發中斷輸入端接收所述的中斷信號。
38. —種方法，其特征在于，該方法包括傳送一同步并列數據至一集成電路的一般用途輸入/輸出端口，其中，該集成電路不被設置成使用所述的一般用途輸入/輸出端口來接收所述的同步并列數據；以及使用所述的集成電路外部的一邏輯電路來控制一中斷信號，其中，該中斷信號用來觸發自所述的一般用途輸入/輸出端口至一存儲器的同步并列數據的傳送，使得對于用來同步化所述的同步并列數據的一頻率信號的每一周期而言，不會再有自所述的一般用途輸入/輸出端口至所述的存儲器的一單一傳送；其中，所述的中斷信號的控制是根據所述的頻率信號以及來自所述的集成電路的一信號，且來自該集成電路的信號是指示自所述的一般用途輸入/輸出端口至所述的存儲器的數據傳送已初始化。
39. 如權利要求第38項所述的方法，其特征在于，在傳送所述的同步并列數據至所述的一般用途輸入/輸出端口的步驟包括在該一般用途輸入/輸出端口的多個獨立可控制輸入/輸出導線上接收所述的列同步數據。
40. 如權利要求第38項所述的方法，其特征在于，該方法還包括使用一數字相機模塊來產生所述的同步并列數據，且該同步并列數據報括影像數據。
41. 如權利要求第38項所述的方法，其特征在于，該方法還包括在所述的集成電路的一位準觸發中斷輸入端上接收所述的中斷信號。
全文摘要
本發明提供一種數字基頻處理器及其之操作方法、以及無線裝置及其方法，其中，所述的數字基頻處理器包括一般用途輸入/輸出端口；以及一處理單元，用以通過所述的一般用途輸入/輸出端口將接收自一相機模塊的一影像數據傳送至一存儲器，其中，該相機模塊直接連接該一般用途輸入/輸出端口。
文檔編號H04N5/77GK101472126SQ200810128130
公開日2009年7月1日申請日期2008年7月3日優先權日2007年7月3日
發明者文卡特斯·R·查里, 維斯韋斯瓦蘭·高里桑卡蘭, 阿迪蒂亞·戈斯瓦米申請人:聯發科技股份有限公司

完整全部詳細技術資料下載