專利名稱：一種聯合檢測中匹配濾波的方法及裝置的制作方法
技術領域：
本發明涉及集成電路設計領域、FPGA ( Field-Programmable Gate Array,現場可編程門陣列)設計領域和無線通信領域，尤其涉及用于TD-SCDMA(Time Division-Synchronous Code Division Multiple Access,時分同步碼分多址)系統的聯合檢測中匹配濾波的方法及裝置。
背景技術：
TD-SCDMA系統的基帶處理中，聯合檢測技術是在結合了多用戶及多天線檢測技術基礎上提出的。經過信道估計后的經VRU (虛擬擴頻單元)映射的沖激響應數據以及天線數據經各模塊運算處理輸出解擾、解擴和解調后的符號級數據，輸入聯合檢測系統，通過DSP進行符號級處理。采用該技術能夠有效地減弱或消除多址干擾、多徑干擾、碼間干擾和遠近效應，能夠簡化功率控制，降低功率控制精度，彌補正交擴頻碼互相關性不理想所帶來的消極影響，從而改善系統性能、提高系統容量、增大小區的覆蓋范圍，是TD-SCDMA基帶處理中不可缺少的關鍵技術之一。
如圖l所示，聯合檢測系統包括B矩陣生成模塊，Rn矩陣求逆模塊，AR矩陣生成模塊，ARA矩陣生成模塊，匹配濾波模塊，Cholesky分解模塊，前向方程組求解模塊和后向方程組求解模塊，其中B矩陣生成模塊用于生成系統矩陣A, Rn矩陣求逆模塊用于對空間噪聲互相關矩陣Rn進行求逆運算產生i "-1, AR矩陣產生模塊用于對系統矩陣A和i^-1進行矩陣乘法運算產生Z.i "-1并發送至匹配濾波模塊，匹配濾波模塊根據干擾消除后的接收天線數據—(0:351 +『ra -1)和e力w_ ￡2to (0:351 +『 -1)及AR矩陣生成模塊生成的57 ——^to (即Z.i "-1 )對各個處于激活狀態的天線上的接收數據分別進行匹配濾波，并對各濾波結果進行最大比合并MRC(Maximum Ratio Combining )(如圖2中所示M = Z.i w人e ,對d'進行與e矩陣的乘法)，將符號級的濾波結果發送至前向方程組求解模塊進行進一步處理。
因為TD-SCDMA的子幀結構中， 一個時隙依次包括數據符號1、中間碼、數據符號2，天線數據包括兩部分&力恥_￡^(0:351 + ^,-1)和i — (0:3 51 + K.丄_ 1),其中Re ./ "e _ (0:351 +『,7 -1)是指 一 個時隙內凄t據符號1的數據，Re/^一五2，0:351 + f^-l)是指同一時隙內數據符號2的數據。
匹配濾波才莫塊處理方法如以下式一所示for A, =0: U
form = 0: 21
/=0
^7=0 /=o
其中，K,為虛擬擴頻單元的個數，m為擴頻因子取值為16時的符號數(最大值為352/16=22);《。為激活天線的個數，P^為信道估計窗長(取值為16) , Q為擴頻因子(取值為16) , &/_M41w、 M42^,為匹配濾波輸出的濾波結果，對應于一個時隙的數據符號1部分和數據符號2部分。
57—M41w,, 57 —M42w的值定點表示為Q(32， 31)即所占用的32位中包含1個整數位，31個小數位。如果計算出W-M41^、&^M42^,的值沒有和ARA矩陣生成模塊的因子BudmAraScale - 2對應的符號對齊，那么要對57—M4、(, 、 W-M42^的值進行左移或右移BudmAraScale _ 2的操作，以便在后續的模塊中和ARA數據定標相同。
基于VRU的數據流&^M4L 、 57 —M424與基于時隙結構的數據流57 —M41、 S7 —M42的乂t應關系為form=0:21
for A, =0:
57 _ M41(w * 16 + A:,) = 57—扁4,(附)；<S7_ M42(州* 16 + O 57 —雄2w (m);
上述基于時隙結構的翁j居流>X/ M41 、 W M42只是3于57 、
— — — A肌
— M42w數據的重排，實現起來比較簡單。
由于匹配濾波處理運算量大，耗時較長，而且要處理兩部分天線數據，另一方面，每部分天線數據的處理是獨立的，所以使用兩套運算電路，在同一套控制電路的控制下并行處理兩部分天線數據。從以上程序中的算法公式可以看出，實現匹配濾波輸出57 —M41w、 W —M42w時，匹配濾波模塊需要計算每根天線的AR矩陣矢量和天線數據的點積，然后再進行累加，得到對應VRU對應符號的匹配濾波輸出；在此計算過程中需要進行大量復數運算包含乘、加的運算，如圖2所示，為匹配濾波模塊進行矩陣相乘運算的示意圖；另一方面隨著用戶數、接收天線、接收塊碼元數的增加，算法的計算量將成級數增加。傳統的基于DSP軟件技術的實現，運算量大，消耗較多的硬件資源，已經無法滿足系統的要求。
發明內容
本發明要解決的技術問題是提供一種聯合檢測中匹配濾波的方法及裝置，能夠減少運算量。
為了解決上述問題，本發明提供了一種聯合檢測中匹配濾波的方法，包括匹配濾波裝置計算各個虛擬擴頻單元的各個符號的匹配濾波數據時，將匹配濾波矩陣數據與天線數據間的復數運算分解為四個實數運算，在四組運算子單元上并行進行，每組運算子單元包含的運算子單元個數與天線個數相同，在計算一個符號的匹配濾波數據時，組內的每一運算子單元先完成本天線對應的多個復數乘積累加運算分解到本組中的實數乘積累加運算，然后將組內各個運算子單元的運算結果進行累加，最后將四個累加和中兩個相加，兩個相減得到該符號匹配濾波數據的實部和虛部。
進一步地，所述運算子單元包括第一輸入端、第二輸入端、第三輸入端、一個控制端和一輸出端，根據該控制端的控制信號可實現兩種運算模式，包括輸出端的值為第 一輸入端數據和第二輸入端數據的乘積與第三輸入端數的和，輸出端的值為第三輸入端數據和上一個時鐘周期輸出端數據的和。
進一步地，所述方法適用于時分同步碼分多址系統，天線個數為8，匹配濾波矩陣指聯合檢測中的AR矩陣。
進一步地，所述匹配濾波裝置同時進行同 一時隙中兩個數據符號中數據的運算，得到的匹配濾波數據作為匹配濾波裝置的輸出數據。
進一步地，所述匹配濾波裝置中設置32個DSP48和一邏輯相減器件、一邏輯相加器件，分為4組，各組中的8個DSP48依次相連，即前一個DSP48的輸出端與后一個的第三輸入端相連直至第8個DSP48;第一組中第8個DSP48的輸出端與第二組中第8個DSP48的輸出端分別與邏輯相減器件的減數端和被減數端相連，第三組中第8個DSP48的輸出端和第四組中第8個DSP48的輸出端分別與邏輯加法器件的兩個輸入端相連；
在M-1個時鐘內，第一組中第1個至第8個DSP48分別計算第1個天線至第8個天線對應的M個AR矩陣數據的實部與M個天線數據的實部對應相乘并累加的和；第二組中第1個至第8個DSP48分別計算第1個天線至第8個天線對應的M個AR矩陣數據的虛部與M個天線數據的虛部對應相乘并累加的和；第三組中第1個至第8個DSP48分別計算第1個天線至第8個天線對應的M個AR矩陣數據的實部與M個天線數據的虛部對應相乘并累加的和；第四組中第1個至第8個DSP48分別計算第1個天線至第8個天線對應的M個AR矩陣數據的虛部與M個天線數據的實部對應相乘并累加的和；在之后的7個時鐘內，4組DSP48中的第2個DSP48和第8個DSP48依次占用一個時鐘計算其本身在上一個時鐘的輸出值和與之相連的前一個DSP48的輸出值的和；
在之后在1個時鐘內，所述邏輯減法器件計算第一組中第8個DSP48的輸出值與第二組中第8個DSP48的輸出值的差值，作為匹配濾波數據的實部；所述邏輯加法器件計算第三組中第8個DSP48的輸出值與第四組中第8個DSP48的輸出值的相加值作為匹配濾波數據的虛部；
其中，M為信道估計窗長與擴頻因子的和減2的值。
為了解決上述問題，本發明還提供了一種聯合檢測中匹配濾波的裝置，包括運算單元，與所述運算單元相連的天線數據存儲單元；與所述運算單元相連的AR矩陣數據存儲單元；與所述運算單元相連的匹配濾波數據存儲單元；分別與運算單元、天線數據存儲單元，匹配濾波數據存儲單元相連的控制單元；
所述運算單元，計算各個虛擬擴頻單元的各個符號的匹配濾波數據時，將匹配濾波矩陣數據與天線數據間的復數運算分解為四個實數運算，在四組運算子單元上并行進行，每組運算子單元包含的運算子單元個數與天線個數相同，在計算一個符號的匹配濾波數據時，組內的每一運算子單元先完成本天線對應的多個復數乘積累加運算分解到本組中的實數乘積累加運算，然后將組內各個運算子單元的運算結果進行累加，最后將四個累加和中兩個相加，兩個相減得到該符號匹配濾波數據的實部和虛部；
所述控制單元，用于產生運算單元并行處理數據時的控制信號。
進一步地，所述運算子單元包括第一輸入端、第二輸入端、第三輸入端、一個控制端和一輸出端，根據該控制端的控制信號可實現兩種運算模式，包括輸出端的值為第 一輸入端數據和第二輸入端數據的乘積與第三輸入端數的和，輸出端的值為第三輸入端數據和上一個時鐘周期輸出端凄y居的和。
進一步地，所述方法適用于時分同步碼分多址系統，天線個數為8,匹配濾波矩陣指聯合檢測中的AR矩陣。進一 步地，所述裝置同時進行同 一 時隙中兩個數據符號中數據的運算，得到的匹配濾波數據作為匹配濾波裝置的輸出數據。
進一步地，所述運算單元中設置32個DSP48和一邏輯相減器件、 一邏輯相加器件，分為4組，各組中的8個DSP48依次相連，即前一個DSP48的輸出端與后一個的第三輸入端相連直至第8個DSP48;第一組中第8個DSP48的輸出端與第二組中第8個DSP48的輸出端分別與邏輯相減器件的減數端和被減數端相連，第三組中第8個DSP48的輸出端和第四組中第8個DSP48的輸出端分別與邏輯加法器件的兩個輸入端相連；
所述控制單元，在所述運算單元計算一個虛擬擴頻單元對應的一個符號的匹配濾波數據的周期內，在前M-l個時鐘內，向所述運算單元的各個DSP48輸出控制信號，使各個DSP48計算第一輸入端數據和第二輸入端數據的乘積與第三輸入端數據的和；在之后的7個時鐘內，向所述運算單元的各個DSP48輸出控制信號，使各個DSP48計算第三輸入端端數據和上一個時鐘周期輸出端數據的和；在之后的l個時鐘內，向所述邏輯減法器件發送控制信號，使其進行減法操作，并向所述邏輯加法器件，使其進行加法操作；
第一組中第1個至第8個DSP48,在M-1個時鐘內分別計算第1個天線至第8個天線對應的M個AR矩陣數據的實部與M個天線數據的實部對應相乘并累加的和；
第二組中第1個至第8個DSP48,在M-1個時鐘內分別計算第1個天線至第8個天線對應的M個AR矩陣數據的虛部與M個天線數據的虛部對應相乘并累加的和；
第三組中第1個至第8個DSP48，在M-l個時鐘內分別計算第1個天線至第8個天線對應的M個AR矩陣數據的實部與M個天線數據的虛部對應相乘并累加的和；
第四組中第1個至第8個DSP48，在M-1個時鐘內分別計算第1個天線至第8個天線對應的M個AR矩陣數據的虛部與M個天線數據的實部對應相乘并累加的和；
各組DSP48中的第2個DSP48和第8個DSP48,在M-l個時鐘之后的7個時鐘內，依次占用一個時鐘計算其本身在上一個時鐘的輸出值和與之相
連的前一個DSP48的輸出值的和；
所述邏輯減法器件，在7個時鐘之后的1個時鐘內，計算第一組中第8 個DSP48的輸出值與第二組中第8個DSP48的輸出值的差值，作為匹配濾 波凄t據的實部；
所述邏輯加法器件，在7個時鐘之后的1個時鐘內，計算第三組中第8 個DSP48的輸出值與第四組中第8個DSP48的輸出值的相加值作為匹配濾 波數據的虛部；
其中，M為信道估計窗長與擴頻因子的和減2的值。
本發明裝置采用結構簡單的通用的低成本電路器件實現，解決匹配濾波 算法運算量大、消耗資源多等缺點，并為匹配濾波算法提供了一種硬件實現 方法。
圖l是現有技術中聯合檢測的模塊組成示意圖2是現有技術中匹配濾波裝置進行矩陣相乘運算的示意圖3是本發明中DSP48級聯的結構示意圖4是本發明中DSP48并行設置的結構圖5是本發明中匹配濾波裝置消耗時鐘數的波形示意圖6是本發明中匹配濾波裝置構成圖7是本發明中匹配濾波裝置的實施例的結構圖。
具體實施例方式
在匹配濾波模塊進行矩陣運算的過程中，如式一所示，匹配濾波模塊計 算每個VRU每個符號的S7 或X7 M42^需要做32*8次16比特復數
乘法，并把乘積累加起來，運算量非常大，為了加快速度可以采用8天線并行處理的方法。將DSP48配置成MAC(乘累加)模式可以方便計算單獨天線 的乘累力口，把8天線的累加和加起來可以使用加法樹也可以通過DSP48的 級聯相加實現，使用加法樹會消耗大量資源且限制了電路的最高頻率，所以 本發明中采用級聯DSP48實現8天線累加，減少矩陣運算量，并為匹配濾 波提供了 一種硬件實現方法，代價是計算每個VRU的每個符號多消耗8個 clock,總計多消耗8*22*32=5632個clock。
匹配濾波裝置計算各個虛擬擴頻單元的各個符號的匹配濾波數據時，將 匹配濾波矩陣數據與天線數據間的復數運算分解為四個實數運算，在四組運 算子單元上并行進行，每組運算子單元包含的運算子單元個數與天線個數相 同，在計算一個符號的匹配濾波數據時，組內的每一運算子單元先完成本天 線對應的多個復數乘積累加運算分解到本組中的實數乘積累加運算，然后將 組內各個運算子單元的運算結果進行累加，最后將四個累加和中兩個相加， 兩個相減得到該符號匹配濾波數據的實部和虛部。
運算子單元包括第一輸入端、第二輸入端、第三輸入端、 一個控制端和 一輸出端，根據該控制端的控制信號可實現兩種運算模式，包括輸出端的 值為第一輸入端數據和第二輸入端數據的乘積與第三輸入端數的和，或輸出 端的值為第三輸入端數據和上一個時鐘周期輸出端數據的和。所述運算子單 元可以為DSP48。如圖3所示，DSP48包括三個輸入端a—in, b—in， pcin， 和一個輸出端pcout,還包括一個控制端opmode。控制端可以通過不同的控 制信號值控制DSP48的切換開關使DSP48對輸入端的值進行不同的運算。 如輸出端的值為a—in端數據和b—in端數據的乘積與pcin端數據的和，即 pcout=pcin+a—in*b—in;或輸出端的值為pcin端數據和上一個時鐘周期輸出 端數據的和，即pcout n+1=pcin + pcout n。
因為每個復數乘法需要進行4次乘法計算，在聯合檢測中處理一個數據 域(即S/—M41V;S/_M42W )的8天線數據的情況下設置32個DSP48, 同時兩個數據域并行處理，共需要64個DSP48。
圖4所示為匹配濾波時對于一個數據域的數據進行處理時DSP48并行設置的示意圖。把32個DSP48編成4組al a8、 bl b8、 cl c8、 dl d8, a 組計算復數乘法(a+bi)，c+di)的ac項，b組計算bd項，c組計算ad項，d組 計算bc項，另外設置2個邏輯加法運算器件分別用于計算al輸出值與bl 輸出值的差，以及cl輸出值和dl輸出值的和。每組中的8個DSP48進行 如圖3所示的方式級if關，將前一個DSP48的輸出端pcout與下一個DSP48 的輸入端相連，依次將每組中8個DSP48進行級聯，a組內部由a8向al級 聯，其他組同理。8天線累加和在al、 bl、 cl、 dl得出，al-bl就得到ac-bd, 同理cl+dl就得到ad+bc，從而得到W M4L 或57 的輸出。
— K服7 — KI7",
如圖5的時序圖所示，計算一個數據域的輸出所需時鐘包括31個cycle 用于計算各個天線的本天線累加和，7個cycle用于計算8天線累加和相加， 1個時鐘用于計算復數運算中的實部相減和虛部相加，所以計算一個VRU 的一個符號需要39個cycle。
在計算本天線累加和時(即前31個時鐘同期內)，DSP48的運算方式 為a—in端和b—in端的乘積與上一時鐘的pcout值的和；在計算8天線累加 時(即后8個時鐘同期內)，DSP48的運算方式為pcin的值和上一時鐘的 pcout值的和。控制信號opmode采用不同的控制信號值對DSP48的運算方 式進行控制。
計算得到的實部ac-bd和虛部ad+bc如果沒有和ARA矩陣生成模塊的 因子對應的符號對齊，還可通過圖4的shift電路根據匹配濾波的刻度scale 因子進行移位，scale因子的取值范圍是-8 31,對應的移位次數是右移最大 8次，左移最大31次。本發明中shift電路采用1個clock移一位的做法， 既能滿足電路時序又節省資源。
如圖6所示，匹配濾波裝置包括運算單元mf—cal;與所述運算單元相連 的天線數據存儲單元mem;與所述運算單元相連的AR矩陣數據存儲單元 AR一mem;與所述運算單元相連的匹配濾波數據存儲單元mf—mem;分別與 運算單元mf—cal、天線數據存儲單元mem,匹配濾波數據存儲單元mf—mem 相連的控制單元mf—ctrl。
運算單元mf—cal，用于從天線數據存儲單元讀取天線數據，從AR矩陣數據存儲單元讀取AR矩陣數據，并將兩數據進行乘法運算得到匹配濾波數
據，并將此結果存儲于匹配濾波數據存儲單元中；運算單元中設置圖4所示 的級聯的DSP48進行矩陣運算；
天線數據存儲單元mem，是輸入的天線數據緩存器，用于存儲天線數 據；mem為雙口的同步RAM, a口為64bits, b口為256bits，存放實部虛部 分別為32bits的天線復數數據，由其他模塊通過其a端口寫入，匹配濾波裝 置使用其b端口讀取數據；
AR矩陣數據存儲單元AR_mem,是輸入的AR矩陣數據緩存器，用于 存儲AR矩陣數據；AR—mem為雙口的同步RAM, a 口為32bits， b 口為 256bits;存放實部虛部分別為16bit的A矩陣復數數據，由其它模塊通過其 a端口寫入，匹配濾波裝置使用其b端口讀取數據；
匹配濾波數據存儲單元mf—mem，是匹配濾波數據的緩存器，用于存儲 匹配濾波運算單元mf—cal輸出的匹配濾波數據；mf mem為雙口的同步 RAM, a 口為64bits， b 口為256bits存i文實部虛部分別為32bit的匹配濾波 復數數據。匹配濾波裝置使用其a端口寫入輸出結果數據，b口輸出由聯合 檢測中前向方程組求解模塊使用；
控制單元mf—Ctrl,是匹配濾波裝置的核心模塊，用于接收系統調度模塊 的信號，在mf—start信號的啟動下結合內部時鐘產生AR—mem、天線數據 mem的地址信號和控制使能信號，產生計算模塊mf—cal的啟動控制信號 mf_cal—start;根據運算狀態，產生各個DSP48的控制信號opmode;最后產 生匹配濾波天線數據mem的寫地址信號、寫使能信號和片選信號等，并根 據控制模塊中chip—cnt和vm—cnt等計數器來產生整個裝置的結束信號 mf_done。其中控制信號opmode按以下方式產生在所述運算單元計算一 個虛擬擴頻單元對應的一個符號的匹配濾波凄史據的周期內，在前31個時鐘 內，向所述運算單元的各個DSP48輸出控制信號，使各個DSP48計算a—in端 數據和bjn端數據的乘積與pcin端數據的和；在之后的7個時鐘內，向所 述運算單元的各個DSP48輸出控制信號，使各個DSP48計算pcin端數據和 上一個時鐘周期輸出端數據的和；在之后的l個時鐘內，向所述邏輯減法器 件發送控制信號，使其進行減法操作，并向所述邏輯加法器件，使其進行加法操作。
匹配濾波裝置的工作流程包括
系統上電復位后，首先由系統調度模塊配置本模塊所需要的參數，包括
激活天線數和激活VRU數等；然后由系統調度模塊發送該模塊的啟動脈沖 信號mf—start以啟動整個模塊的工作，該模塊在控制模塊的控制下，將天線 數據、AR矩陣數據和匹配濾波scale因子送往mf—cal計算模塊進行計算， 計算完成后，將計算結果存放在mf—mem中，并向系統調度模塊發送結束信 號mf—done指示運算結束。
下面以TD-SCDMA基站的數字基帶處理系統中，在上行碼片處理模塊 中實現8根天線匹配濾波的具體實施例來描述本發明的實現方法。匹配濾波 具體實現的結構如圖7所示
該實施例最大支持8天線32個VRU的數據進行運算。所以將ARMEM 設計成數據寬度為保存8n個ar元素的8+32bit位寬(I和Q各16比特)。 深度為31*32=992 (每根天線的AR矩陣包括最大32個VRU，每個VRU對 應31個ar元素)，即992*256/8=31744byte;同樣天線men則設計成邀:據 寬度為64bit,深度為4096,即64x4096/8 = 32768byte; mf—mem則設計成數 據寬度為64bit,深度為8192,即64x8192/8 = 65536byte，具體的工作步驟 如下
步驟l,將模塊所需的參數讀入到匹配濾波裝置，包括算法配置指示信 號algrithm—config和VRU激活數act—vru—num;
步驟2,在mf—start有效后控制模塊mf—ctrl在符號計數器sym—cnt、 vm 計數器vru—cnt、碼片計數器chip—cnt等的控制下產生ARmem的讀地址信號 和讀使能信號，同時也產生讀取天線數據的讀地址信號和讀使能信號。在該 實施例中，存儲單元為兵乓結構，耳又哪個mem中的值由載波號來確定，當 載波號為偶數是，讀取兵mem中的數據；當載波號為奇數是，讀取乓mem 中的數據。步驟3,從ARmem和天線數據mem中讀出的數據送往mf—cal模塊進 行運算，在運算的過程中采取單天線點積，八天線累加的方法，(采用的方 法是利用DSP48的級聯來實現的)，具體運算過程已經在前面的技術方案 中做了詳細介紹；
步驟4,在運算模塊mf一cal進行運算的同時，mf—ctrl模塊在碼片計數器 chip—cnt和臨時計數器temp—cnt的控制下產生mf—mem的寫地址信號、寫使 能信號和片選使能信號，使數據和地址等控制信號能同步輸出。存儲匹配濾 波數據同樣采用乒乓結構，當載波號為偶數是，寫入兵mem中的數據；當 載波號為奇數是，寫入乓mem中的數據。
步驟5, mf—ctrl模塊在數據都計算完成后，產生結束信號mf—done,結 束計算。
本發明還可有其他多種實施例，在不背離本發明精神及其實質的情況 些相應的改變和變形都應屬于本發明所附的權利要求的保護范圍。
權利要求
1、一種聯合檢測中匹配濾波的方法，其特征在于，匹配濾波裝置計算各個虛擬擴頻單元的各個符號的匹配濾波數據時，將匹配濾波矩陣數據與天線數據間的復數運算分解為四個實數運算，在四組運算子單元上并行進行，每組運算子單元包含的運算子單元個數與天線個數相同，在計算一個符號的匹配濾波數據時，組內的每一運算子單元先完成本天線對應的多個復數乘積累加運算分解到本組中的實數乘積累加運算，然后將組內各個運算子單元的運算結果進行累加，最后將四個累加和中兩個相加，兩個相減得到該符號匹配濾波數據的實部和虛部。
2、 如權利要求l所述的方法，其特征在于，所述運算子單元包括第一輸入端、第二輸入端、第三輸入端、 一個控制端和一輸出端，根據該控制端的控制信號可實現兩種運算模式，包括輸出端的值為第 一輸入端數據和第二輸入端數據的乘積與第三輸入端數的和，輸出端的值為第三輸入端數據和上一個時鐘周期輸出端數據的和。
3、 如權利要求l所述的方法，其特征在于，所述方法適用于時分同步碼分多址系統，天線個數為8,匹配濾波矩陣指聯合檢測中的AR矩陣。
4、 如權利要求l所述的方法，其特征在于，所述匹配濾波裝置同時進行同 一 時隙中兩個數據符號中數據的運算，得到的匹配濾波數據作為匹配濾波裝置的輸出數據。
5、 如權利要求3所述的方法，其特征在于，所述匹配濾波裝置中設置32個DSP48和一邏輯相減器件、 一邏輯相加器件，分為4組，各組中的8個DSP48依次相連，即前一個DSP48的輸出端與后一個的第三輸入端相連直至第8個DSP48;第一組中第8個DSP48的輸出端與第二組中第8個DSP48的輸出端分別與邏輯相減器件的減數端和被減數端相連，第三組中第8個DSP48的輸出端和第四組中第8個DSP48的輸出端分別與邏輯加法器件的兩個輸入端相連；在M-1個時鐘內，第一組中第1個至第8個DSP48分別計算第1個天線至第8個天線對應的M個AR矩陣數據的實部與M個天線數據的實部對應相乘并累加的和；第二組中第1個至第8個DSP48分別計算第1個天線至第8個天線對應的M個AR矩陣數據的虛部與M個天線數據的虛部對應相乘并累加的和；第三組中第1個至第8個DSP48分別計算第1個天線至第8個天線對應的M個AR矩陣數據的實部與M個天線數據的虛部對應相乘并累加的和；第四組中第1個至第8個DSP48分別計算第1個天線至第8個天線對應的M個AR矩陣數據的虛部與M個天線^:據的實部對應相乘并累加的和；在之后的7個時鐘內，4組DSP48中的第2個DSP48和第8個DSP48依次占用一個時鐘計算其本身在上一個時鐘的輸出值和與之相連的前一個DSP48的輸出值的和；在之后在1個時鐘內，所述邏輯減法器件計算第一組中第8個DSP48的輸出值與第二組中第8個DSP48的輸出值的差值，作為匹配濾波數據的實部；所述邏輯加法器件計算第三組中第8個DSP48的輸出值與第四組中第8個DSP48的輸出值的相加值作為匹配濾波數據的虛部；其中，M為信道估計窗長與擴頻因子的和減2的值。
6、 一種聯合檢測中匹配濾波的裝置，包括運算單元，與所述運算單元相連的天線數據存儲單元；與所述運算單元相連的AR矩陣數據存儲單元；與所述運算單元相連的匹配濾波數據存儲單元；分別與運算單元、天線數據存儲單元，匹配濾波數據存儲單元相連的控制單元；其特征在于，所述運算單元，計算各個虛擬擴頻單元的各個符號的匹配濾波數據時，將匹配濾波矩陣數據與天線數據間的復數運算分解為四個實數運算，在四組運算子單元上并行進行，每組運算子單元包含的運算子單元個數與天線個數相同，在計算一個符號的匹配濾波數據時，組內的每一運算子單元先完成本天線對應的多個復數乘積累加運算分解到本組中的實數乘積累加運算，然后將組內各個運算子單元的運算結果進行累加，最后將四個累加和中兩個相加，兩個相減得到該符號匹配濾波數據的實部和虛部；所述控制單元，用于產生運算單元并行處理數據時的控制信號。
7、 如權利要求6所述的裝置，其特征在于，所述運算子單元包括第一輸入端、第二輸入端、第三輸入端、 一個控制端和一輸出端，根據該控制端的控制信號可實現兩種運算模式，包括輸出端的值為第一輸入端數據和第二輸入端數據的乘積與第三輸入端數的和，輸出端的值為第三輸入端數據和上一個時鐘周期輸出端數據的和。
8、 如權利要求6所述的裝置，其特征在于，所述方法適用于時分同步碼分多址系統，天線個數為8,匹配濾波矩陣指聯合檢測中的AR矩陣。
9、 如權利要求6所述的裝置，其特征在于，所述裝置同時進行同 一時隙中兩個數據符號中數據的運算，得到的匹配濾波數據作為匹配濾波裝置的輸出數據。
10、 如權利要求8所述的裝置，其特征在于，所述運算單元中設置32個DSP48和一邏輯相減器件、一邏輯相加器件，分為4組，各組中的8個DSP48依次相連，即前一個DSP48的輸出端與后一個的第三輸入端相連直至第8個DSP48;第一組中第8個DSP48的輸出端與第二組中第8個DSP48的輸出端分別與邏輯相減器件的減數端和被減數端相連，第三組中第8個DSP48的輸出端和第四組中第8個DSP48的輸出端分別與邏輯加法器件的兩個輸入端相連；所述控制單元，在所述運算單元計算一個虛擬擴頻單元對應的一個符號的匹配濾波數據的周期內，在前M-l個時鐘內，向所述運算單元的各個DSP48輸出控制信號，使各個DSP48計算第一輸入端數據和第二輸入端數據的乘積與第三輸入端數據的和；在之后的7個時鐘內，向所述運算單元的各個DSP48輸出控制信號，使各個DSP48計算第三輸入端端數據和上一個時鐘周期輸出端數據的和；在之后的l個時鐘內，向所述邏輯減法器件發送控制信號，使其進行減法操作，并向所述邏輯加法器件，使其進行加法操作；第一組中第1個至第8個DSP48,在M-l個時鐘內分別計算第1個天線至第8個天線對應的M個AR矩陣數據的實部與M個天線數據的實部對應相乘并累加的和；第二組中第1個至第8個DSP48,在M-l個時鐘內分別計算第1個天線至第8個天線對應的M個AR矩陣lt據的虛部與M個天線lt據的虛部對應相乘并累加的和；第三組中第1個至第8個DSP48,在M-l個時鐘內分別計算第1個天線至第8個天線對應的M個AR矩陣數據的實部與M個天線數據的虛部對應相乘并累加的和；第四組中第1個至第8個DSP48,在M-l個時鐘內分別計算第1個天線至第8個天線對應的M個AR矩陣數據的虛部與M個天線數據的實部對應相乘并累加的和；各組DSP48中的第2個DSP48和第8個DSP48,在M-l個時鐘之后的7個時鐘內，依次占用一個時鐘計算其本身在上一個時鐘的輸出值和與之相連的前一個DSP48的輸出值的和；所述邏輯減法器件，在7個時鐘之后的1個時鐘內，計算第一組中第8個DSP48的輸出值與第二組中第8個DSP48的輸出值的差值，作為匹配濾波數據的實部；所述邏輯加法器件，在7個時鐘之后的l個時鐘內，計算第三組中第8個DSP48的輸出值與第四組中第8個DSP48的輸出值的相加值作為匹配濾波數據的虛部；其中，M為信道估計窗長與擴頻因子的和減2的值。
全文摘要
本發明公開了一種聯合檢測中匹配濾波的方法及裝置，匹配濾波裝置計算各個虛擬擴頻單元的各個符號的匹配濾波數據時，將匹配濾波矩陣數據與天線數據間的復數運算分解為四個實數運算，在四組運算子單元上并行進行，每組運算子單元包含的運算子單元個數與天線個數相同，在計算一個符號的匹配濾波數據時，組內的每一運算子單元先完成本天線對應的多個復數乘積累加運算分解到本組中的實數乘積累加運算，然后將組內各個運算子單元的運算結果進行累加，最后將四個累加和中兩個相加，兩個相減得到該符號匹配濾波數據的實部和虛部。本發明裝置采用結構簡單的通用的低成本電路器件實現，為匹配濾波算法提供了一種硬件實現方法。
文檔編號H04B17/00GK101527919SQ20081008384
公開日2009年9月9日 申請日期2008年3月6日 優先權日2008年3月6日
發明者偉 邱 申請人:中興通訊股份有限公司